[發明專利]無芯層封裝結構及其制造方法有效
| 申請號: | 201310294203.1 | 申請日: | 2013-07-15 |
| 公開(公告)號: | CN104299919B | 公開(公告)日: | 2017-05-24 |
| 發明(設計)人: | 禹龍夏;周鄂東;羅文倫 | 申請(專利權)人: | 碁鼎科技秦皇島有限公司;臻鼎科技股份有限公司 |
| 主分類號: | H01L21/56 | 分類號: | H01L21/56;H01L21/60;H01L23/13;H01L23/488;H01L23/31 |
| 代理公司: | 深圳市鼎言知識產權代理有限公司44311 | 代理人: | 哈達 |
| 地址: | 066004 河北省*** | 國省代碼: | 河北;13 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 無芯層 封裝 結構 及其 制造 方法 | ||
技術領域
本發明涉及半導體封裝制作技術領域,尤其涉及一種無芯層封裝結構及其制造方法。
背景技術
隨著對智能移動設備的需求的日益增加,在封裝技術領域,對封裝產品輕薄化的要求也更為迫切。為使最終成型的產品能夠更加輕薄短小,以適用于逐漸輕薄化的移動電子設備,普遍采用的做法是將芯片內埋在核層(core)中。但是,為使芯片埋入核層,需要將核層制作的足夠厚或是將內埋的芯片制作的足夠薄。因此,兩者均不利于實現最終成型產品的輕薄化。
發明內容
有鑒于此,有必要提供一種克服上述問題的無芯層封裝結構及其制造方法。
一種無芯層封裝結構的制作方法,包括步驟:提供一個承載基板,所述承載基板包括多個基本單元,每一基本單元均具有一個產品區及圍繞所述產品區的周邊區,所述承載基板從上至下依次包括蝕刻截止層及第一銅箔層;在每個產品區均移除部分第一銅箔層,以在每個產品區均形成一個凹槽,露出部分所述蝕刻截止層;在每個產品區圍繞所述凹槽的第一銅箔層上均形成多個電性接觸墊;在從每個所述凹槽露出的部分蝕刻截止層上用粘晶膠體粘結一個芯片,所述芯片遠離所述蝕刻截止層側具有多個電極墊;在每個產品區的第一銅箔層側均形成一個封裝膠體,每個所述封裝膠體均包覆相應的芯片、粘晶膠體及相應的多個電性接觸墊,并覆蓋從所述芯片與所述電性接觸墊之間的間隙露出的第一銅箔層及蝕刻截止層;在所述封裝膠體遠離所述承載基板側形成一個封裝基板,所述封裝基板包括一個介電層及埋于所述介電層中的多個第一內層導電線路圖形,多個第一內層導電線路圖形與多個封裝膠體一一對應,每個所述第一內層導電線路圖形均通過多個第一導電柱與相應的多個電性接觸墊相連,每個所述第一導電柱均貫穿相應的封裝膠體,且每個所述第一導電柱靠近相應的第一內層導電線路圖形的端部位于所述介電層中,每個第一導電柱的平行于所述封裝基板的截面自所述電性接觸墊側至所述第一內層導電線路圖形側逐漸增大;移除所述蝕刻截止層及所述第一銅箔層,露出每個產品區的所述多個電性接觸墊、粘晶膠體及封裝膠體;及切割移除每個所述基本單元的周邊區,得到多個無芯層封裝結構。
一種無芯層封裝結構,其包括一個封裝基板、形成于所述封裝基板上的封裝膠體、芯片及多個電性接觸墊。所述封裝基板包括靠近所述封裝膠體的介電層及埋于所述介電層內的第一內層導電線路圖形。所述封裝膠體包覆所述芯片。所述芯片與所述封裝基板電性相連。所述多個電性接觸墊從所述封裝膠體遠離所述封裝基板側露出,且圍繞所述芯片設置。每個電性接觸墊均通過一個貫穿所述封裝膠體的第一導電柱與所述第一內層導電線路圖形電性相連。每個第一導電柱靠近所述第一內層導電線路圖形的端部收容于所述介電層中,且每個第一導電柱的平行于所述封裝基板的截面從所述電性接觸墊側至所述第一內層導電線路圖形側逐漸增大。
本發明采用無芯層內埋封裝的形式將芯片封裝于所述封裝基板的一側,免去了為使芯片與所述核層厚度相適應而帶來的困擾且可使封裝產品成型后的厚度減小。另外,本發明所述無芯層封裝結構采用普通的電路板材料及常規的生產設備便可以實現大規模的生產,提高了生產效率,同時也降低了成本。
附圖說明
圖1是本發明第一實施例所提供的承載基板的俯視圖。
圖2是圖1所述的承載基板的一個基本單元的剖視圖。
圖3是圖2所提供的承載基板的第一銅箔層側層壓具有開口的第一光致抗蝕層,蝕刻露出的第一銅箔層后形成第一凹槽的剖視圖。
圖4是從圖3中剝去第一光致抗蝕層后的剖視圖。
圖5是在圖4中的第一銅箔層上設置一層具有多個開口的電鍍阻擋層,并在從每個開口露出的銅面上電鍍形成電性接觸墊后的剖視圖。
圖6是從圖5中移除所述電鍍阻擋層后的剖視圖。
圖7是在圖6所示的第一凹槽中貼裝芯片后的剖視圖。
圖8是在圖7所述第一銅箔層側形成封裝膠體后的剖視圖。
圖9是在圖8所述的封裝膠體側層壓第一覆銅基板后的剖視圖。
圖10是在圖9的基礎上形成第一盲孔后的剖視圖。
圖11是在圖10的基礎上形成第二盲孔后的剖視圖。
圖12是在圖11的基礎上電鍍填孔并形成第一內層導電線路圖形后的剖視圖。
圖13是在圖12的基礎上層壓第二覆銅基板并形成第三盲孔后的剖視圖。
圖14是在圖13的基礎上電鍍填孔并形成第二內層導電線路圖形后的剖視圖。
圖15是在圖14的基礎上層壓第三覆銅基板并形成第四盲孔后的剖視圖。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于碁鼎科技秦皇島有限公司;臻鼎科技股份有限公司,未經碁鼎科技秦皇島有限公司;臻鼎科技股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310294203.1/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





