[發明專利]抗ESD集成SOI LDMOS器件單元的制作方法有效
| 申請號: | 201310293465.6 | 申請日: | 2013-07-11 |
| 公開(公告)號: | CN103354207A | 公開(公告)日: | 2013-10-16 |
| 發明(設計)人: | 張海鵬;余育新;洪玲偉;孟曉;李俊杰;朱仁根;章紅芳 | 申請(專利權)人: | 杭州電子科技大學 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336 |
| 代理公司: | 杭州求是專利事務所有限公司 33200 | 代理人: | 杜軍 |
| 地址: | 310018 浙*** | 國省代碼: | 浙江;33 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | esd 集成 soi ldmos 器件 單元 制作方法 | ||
1.?抗ESD集成SOI?LDMOS器件單元的制作方法,其特征在于包括如下步驟:
步驟(1)選取第一導電類型硅圓片,該硅圓片的一側表面下一定深度處形成隱埋絕緣層,隱埋絕緣層將該硅圓片完全隔離為兩個半導體區,兩個半導體區中厚的一個作為襯底,薄的一個具有第二導電類型和一定的摻雜濃度分布,作為頂層硅膜用于制作器件和電路;其中,頂層硅膜的大于50%的區域作為制作器件的漂移區;
所述的步驟(1)中的一定深度根據實際情況而定;
步驟(2)將裸露的頂層硅膜的上表面進行第一次氧化,氧化層厚度為50~100nm,采用腐蝕方法進行第一次刻蝕,去除頂層硅膜表面的氧化層以消除機械損傷,清洗烘干;對裸露的硅表面采用旋涂TEOS進行第二次氧化,氧化層厚度為300~500nm;
步驟(3)利用設計的緩沖區摻雜掩膜版對裸露的氧化層進行第一次光刻,在頂層硅膜上表面一側形成緩沖區摻雜窗口,在緩沖區摻雜窗口內通過高能第二導電類型離子注入方法摻入第二導電類型雜質,然后采用腐蝕方法去除光刻膠,洗凈烘干并高溫退火,在漂移區的一側形成比漂移區摻雜濃度更高的第二導電類型區作為緩沖區;
步驟(4)利用設計的有源區掩膜版進行第二次光刻,采用腐蝕方法去除裸露的氧化層,保留下來的氧化層作為場氧化層的初始層;將裸露的頂層硅膜進行第三次氧化,采用干氧氧化形成高質量的薄氧化層作為柵介質層的第一層;采用等離子增強化學汽相淀積氮氧化硅作為柵介質層的第二層;采用化學氣相淀積方法進行多晶硅淀積形成多晶硅薄膜;利用設計的多晶硅柵極和柵場板掩膜版進行第三次光刻,采用腐蝕方法依次去除裸露的多晶硅、氮氧化硅和有源區的二氧化硅,保留下來覆蓋在柵介質層和場板介質層上表面的多晶硅層構成多晶硅柵極和柵場板,多晶硅柵極和柵場板覆蓋的薄介質層區為柵介質層、厚氧化層區為場氧化層初始層的一部分;
步驟(5)對頂層硅膜的上表面用旋涂TEOS的方法進行第四次氧化,采用設計的第一導電類型阱摻雜掩膜版進行第四次光刻,采用腐蝕方法去除裸露的氧化層形成第一導電類型阱摻雜窗口、覆蓋多晶硅柵和柵場板的邊墻氧化層及加厚的場氧化層;采用第一導電類型離子高能注入方法進行第一導電類型阱摻雜,然后采用腐蝕方法去除光刻膠,洗凈烘干并高溫退火,形成與頂層硅膜摻雜類型相反的半導體區——第一導電類型阱區,第一導電類型阱區的雜質濃度峰值位于頂層硅膜上表面下方0.8微米以下,且其PN結界面附近摻雜濃度比頂層硅膜雜質濃度高1個量級以上;
步驟(6)采用設計的源區、漏區、集成抗漏區、集成抗ESD二極管區及多晶硅柵和柵場板二極管區、多晶硅柵和柵場板摻雜掩膜版對頂層硅膜的上表面進行第五次光刻,在緩沖區上表面形成漏極區摻雜窗口,第一導電類型阱區內形成源極區和集成抗ESD二極管區摻雜窗口,多晶硅柵和柵場板上表面形成多晶硅柵和柵場板摻雜窗口;其中,源極區摻雜窗口靠近柵極一側的邊緣,與第一導電類型阱區摻雜窗口靠近柵極一側的邊緣重合;集成抗ESD二極管摻雜區窗口位于第一導電類型阱區中的另一側,且與源極區摻雜窗口的另一側邊緣保持一定距離L;然后采用離子注入方法摻入第二導電類型雜質,分別形成重摻雜漏極區、源極區、集成抗ESD二極管區、重摻雜的多晶硅柵和柵場板;采用腐蝕方法去除光刻膠,洗凈烘干;?
所述的步驟(6)中與源極區摻雜窗口的另一側邊緣保持的一定距離L根據設計規則和實際情況而定
步驟(7)采用設計的第一導電類型阱歐姆接觸區摻雜掩膜版對頂層硅膜的上表面進行第六次光刻,采用腐蝕方法去除裸露的氧化層;在第一導電類型阱區上表面源極區和集成抗ESD二極管區距離最近的邊緣之間,形成第一導電類型阱歐姆接觸區摻雜窗口,且第一導電類型阱歐姆接觸區摻雜窗口與源極區的摻雜窗口相接,與集成抗ESD二極管區摻雜窗口留有一定間距L1;采用離子注入方法進行第一導電類型阱歐姆接觸區重摻雜,采用腐蝕方法去除光刻膠,洗凈烘干,然后進行快速熱退火形成第一導電類型重摻雜阱歐姆接觸區;
所述的步驟(7)中第一導電類型阱歐姆接觸區摻雜窗口與集成抗ESD二極管區摻雜窗口之間的間距L1根據設計規則和實際情況而定;
步驟(8)?對頂層硅膜的上表面采用旋涂TEOS方法進行第五次氧化,采用設計的電極引線接觸孔掩膜版進行第七次光刻;在重摻漏極區上方,按照降低表面電場規則覆蓋緊鄰重摻雜漏極區和緩沖區之間高低結的場氧化層上表面,形成漏極和漏場板電極接觸孔窗口;在重摻雜多晶硅柵極和柵場板上方形成柵極和柵場板電極接觸孔窗口;在重摻雜源極區和重摻雜阱歐姆接觸區上表面形成源極和源電極接觸孔窗口;在重摻雜抗ESD二極管區上方,?按照降低表面電場規則覆蓋緊鄰重摻雜阱歐姆接觸區和第一導電類型阱區之間PN結的場氧化層上表面,形成抗ESD二極管電極接觸孔窗口;然后采用真空鍍膜方法在整個硅片的表面進行金屬薄膜淀積,并采用設計的電極引線、金屬場板、金屬互連線和金屬壓焊點掩膜版進行第八次光刻,采用腐蝕方法去除裸露的金屬,形成金屬電極引線、金屬場板、金屬互連線和金屬壓焊點;
步驟(9)在頂層硅膜的上表面淀積絕緣鈍化層,采用設計的金屬壓焊點接觸掩膜版進行第九次光刻,刻除裸露的絕緣鈍化層,去除光刻膠,洗凈烘干,在金屬壓焊點上方刻蝕出金屬壓焊點窗口,用于進行引腳壓焊及封裝。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于杭州電子科技大學,未經杭州電子科技大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310293465.6/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:取向性電氣鋼板退火分離劑用菱苦土的制備方法
- 下一篇:一種化纖側吹風冷卻裝置
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





