[發(fā)明專利]逐次逼近型模數(shù)轉(zhuǎn)換裝置

在審

• 申請?zhí)枺?/td>: 201310292511.0
• 申請日: 2013-07-12
• 公開（公告）號: CN104283562A
• 公開（公告）日: 2015-01-14
• 發(fā)明（設(shè)計(jì)）人: 何舒風(fēng);陳小元
• 申請（專利權(quán)）人: 上海明波通信技術(shù)股份有限公司
• 主分類號: H03M1/38
• 分類號: H03M1/38
• 代理公司: 上海浦一知識產(chǎn)權(quán)代理有限公司 31211
• 代理人: 丁紀(jì)鐵

技術(shù)領(lǐng)域

本發(fā)明涉及通信領(lǐng)域，特別是涉及一種具有高線性度的逐次逼近型模數(shù)轉(zhuǎn)換裝置。

背景技術(shù)

模數(shù)轉(zhuǎn)換器(analog-to-digital?converter，ADC)是系統(tǒng)構(gòu)成中的重要模塊。與流水級、Sigma-Delta等類型的模數(shù)轉(zhuǎn)換器相比較，逐次逼近型模數(shù)轉(zhuǎn)換器(successiveapproximation?register?analog-digital?converter，SAR?ADC)具有功耗低、尺寸小等優(yōu)點(diǎn)，尤其因制造工藝與現(xiàn)代數(shù)字CMOS工藝的兼容性好，易于在較低的工藝成本下實(shí)現(xiàn)，因此，SAR?ADC獲得了廣泛的范圍，例如便攜式設(shè)備、工業(yè)控制和數(shù)據(jù)信號采集器等。

非線性特性是ADC的重要指標(biāo)，它包含積分非線性(integral?nonlinearity,INL)和微分非線性(differential?nonlinearity,DNL)兩個(gè)部分。所述ADC的非線性分為靜態(tài)非線性和動態(tài)非線性。靜態(tài)非線性一般是由模擬器件的匹配誤差造成的，這類非線性通常和信號幅度及頻率無關(guān)。動態(tài)非線性一般是由開關(guān)的電荷注入和寄生因素造成的，這類非線性和信號幅度及頻率有關(guān)。通常，為了降低ADC的面積和功耗，在電路設(shè)計(jì)中將采樣電路和數(shù)模轉(zhuǎn)換器（digital-to-analog?converter，DAC）合并在一起，甚至放棄使用放大器驅(qū)動以減少功耗。這類結(jié)構(gòu)會引入較嚴(yán)重的電荷注入誤差和時(shí)鐘饋通效應(yīng)，這兩種誤差會明顯增加ADC的動態(tài)非線性。

發(fā)明內(nèi)容

本發(fā)明要解決的技術(shù)問題是提供一種在僅增加少量裝置面積和功耗的前提下，SARADC的動態(tài)非線性得到明顯改善的逐次逼近型模數(shù)轉(zhuǎn)換裝置。

為解決上述問題，本發(fā)明的逐次逼近型模數(shù)轉(zhuǎn)換裝置，包括：采樣保持電路110，其輸入端連接模擬輸入信號用于對模擬輸入信號進(jìn)行采樣，得到采樣電壓輸出至比較器120正輸入端；

比較器120，其負(fù)端接數(shù)模轉(zhuǎn)換器140輸出，其比較采樣保持電路110輸出的采樣電壓和數(shù)模轉(zhuǎn)換器140輸出的比較電壓，將比較結(jié)果輸出至移位寄存器130；

移位寄存器130，其順序讀入并保存比較器120的比較結(jié)果，并將保存的比較結(jié)果反饋至數(shù)模轉(zhuǎn)換器140；

數(shù)模轉(zhuǎn)換器140，其接受移位寄存器130反饋的比較結(jié)果，根據(jù)比較結(jié)果將參考電壓產(chǎn)生電路160的參考電壓差轉(zhuǎn)換成不同等級的比較電壓，并將所述比較電壓輸出到比較器120的負(fù)輸入端；

時(shí)鐘產(chǎn)生電路150，其接受采樣時(shí)鐘信號并產(chǎn)生時(shí)序控制信號輸出至采樣保持電路110、數(shù)模轉(zhuǎn)換器140和比較器120，控制前述三個(gè)模塊的轉(zhuǎn)換動作；

參考電壓產(chǎn)生電路160，其產(chǎn)生第一參考電壓VREFH和第二參考電壓VREFL并輸出至數(shù)模轉(zhuǎn)換器140；

其中，所述數(shù)模轉(zhuǎn)換器140包括最高有效位電荷按比例縮放數(shù)模轉(zhuǎn)換器1403和最低有效位電壓按比例縮放數(shù)模轉(zhuǎn)換器1402，其接受參考電壓產(chǎn)生電路160產(chǎn)生的第一參考電壓VREFH和第二參考電壓VREFL，并受邏輯控制電路1404控制；

最低有效位電壓按比例縮放數(shù)模轉(zhuǎn)換器1402的輸出端連接到最高有效位電荷按比例縮放數(shù)模轉(zhuǎn)換器1403最低有效位輸入端；

最高有效位電荷按比例縮放數(shù)模轉(zhuǎn)換器1403的輸出端通過復(fù)位開關(guān)SWR連接至第二參考電壓VREFL，通過橋接開關(guān)SWB連接放大器1401負(fù)輸入端；

閉環(huán)反饋電容CF和閉環(huán)反饋開關(guān)SWF并聯(lián)在放大器1401的負(fù)輸入端和輸出端之間；

放大器1401正輸入端連接至第二參考電壓VREFL；

邏輯控制電路1404接受位移寄存器130的反饋結(jié)果進(jìn)行邏輯控制。

其中，采樣保持電路110包括：開關(guān)電容采樣電路和采樣放大器1101，開關(guān)電容采樣電路的輸出接采樣放大器1101的正輸入端；

采樣放大器1101的負(fù)輸入端連接于采樣放大器1101的輸出端，采樣放大器1101的輸出端連接于比較器120的正輸入端；

所述開關(guān)電容采樣電路包括：采樣開關(guān)SWS和存儲電容CS，采樣開關(guān)SWS一端接模擬輸入信號，另一端接采樣放大器1101正輸入端；存儲電容CS一端接于采樣放大器1101正輸入端，另一端接地。

其中，比較器120包含前置放大器和鎖存器，所述前置放大器的正輸入端連接于采樣保持電路的輸出端，其負(fù)輸入端連接于數(shù)模轉(zhuǎn)換器140的輸出端，其輸出端連接所述鎖存器輸入端，所述鎖存器輸出端接位移寄存器130。