[發(fā)明專利]一種開關(guān)電源自鎖保護電路

有效

• 申請?zhí)枺?/td>: 201310291943.X
• 申請日: 2013-07-12
• 公開（公告）號: CN103391074A
• 公開（公告）日: 2013-11-13
• 發(fā)明（設(shè)計）人: 余小強;許剛穎;唐波;朱樟明;王建
• 申請（專利權(quán)）人: 成都啟臣微電子有限公司
• 主分類號: H03K17/08
• 分類號: H03K17/08
• 代理公司: 成都行之專利代理事務(wù)所(普通合伙) 51220
• 代理人: 梁田

技術(shù)領(lǐng)域

本發(fā)明屬于集成電路設(shè)計領(lǐng)域，涉及開關(guān)電源芯片設(shè)計，特別是一種開關(guān)電源自鎖保護電路。

背景技術(shù)

評價開關(guān)電源的質(zhì)量指標以安全性、可靠性為第一原則，開關(guān)電源工作在高電壓下，較大功率的開關(guān)電源同時也工作在大電流狀態(tài)下，為了保護開關(guān)電源自身和負載的安全，開關(guān)電源芯片在設(shè)計過程中會考慮應(yīng)對各種保護，例如輸出短路保護，過溫保護，過壓保護等。

對于短路保護等特殊情況下，會出現(xiàn)VDD掉電后反復(fù)充電的情況，其中VDD為供電電源，該腳通常連接一個VDD電容作為穩(wěn)壓電容，對圖1所示的電路結(jié)構(gòu)，在短路保護情況發(fā)生后，保護檢測電路檢測到該信號，系統(tǒng)停止工作，隨即觸發(fā)保護鎖定電路，VDD電壓開始下降，直至VDD電壓低于UVLO-L，高壓啟動電路才開啟對VDD電容進行充電，直至電壓高于VDD的欠壓高電平UVLO-H,此時高壓啟動電路關(guān)閉。但由于保護未解除，VDD開始掉電，直至VDD電壓低于UVLO-L，高壓啟動電路再次開啟對VDD電容進行充電。

如圖5所示，假定系統(tǒng)在t1時刻發(fā)生輸出短路保護現(xiàn)象，保護檢測電路檢測到之后，系統(tǒng)以前沿消隱時間工作，由于內(nèi)部電路模塊在消耗功耗，驅(qū)動開通時間較短，輸出給VDD供電的時間很短，所以VDD電壓開始下降，當(dāng)VDD電壓下降到t2時刻后，VDD電壓小于UVLO-L，系統(tǒng)停止工作，內(nèi)部邏輯將會被清除，此時高壓啟動將開啟，VDD電壓開始上升，當(dāng)VDD上升到t3時刻，VDD電壓高于UVLO-H，高壓啟動關(guān)閉，由于保護未解除，電路內(nèi)部的功耗導(dǎo)致VDD電壓開始下降，當(dāng)VDD下降到UVLO-L時，系統(tǒng)停止工作，內(nèi)部邏輯將被清除，高壓啟動開啟，VDD電壓上升，只要短路保護未解除，系統(tǒng)將如上所述循環(huán)工作。

圖5的下半部分給出對應(yīng)其上半部分的驅(qū)動信號隨時間變化的示意圖，在VDD電壓高于UVLO-H后，驅(qū)動信號開始輸出并跟隨VDD電壓變化，至VDD電壓低于UVLO-L時驅(qū)動信號關(guān)閉，驅(qū)動信號的頻率和脈寬決定于高壓充電支路的充電速度和VDD電容的掉電速度。實際決定于UVLO-H和UVLO-L之間的差值。

欠壓高電平UVLO-H和欠壓低電平UVLO-L是欠壓檢測電路的兩個檢測電平，在VDD從高到低和從低到高變化時，欠壓檢測電路的輸出電平分別在VDD到達UVLO-L和UVLO-H處翻轉(zhuǎn)，二者之間存在一定差值，該差值的設(shè)計在于避免由于VDD的正常波動引起電路反復(fù)啟動，即對欠壓的門限值做了一定的遲滯設(shè)計，本領(lǐng)域內(nèi)該值一般較小，例如對VDD=2?V的欠壓門限值，可能UVLO-H和UVLO-L分別為2.1V和2V，遲滯值為100毫伏。由于遲滯值較低，因此在短路保護情況下VDD電壓重啟頻率較高，單位時間內(nèi)驅(qū)動信號開啟的時間較長。

上述過程VDD電壓重啟頻率較高，單位時間內(nèi)驅(qū)動信號開啟的時間較長。輸出短路保護發(fā)生時累積在電源內(nèi)部的能量也越多，容易使電源發(fā)生炸機現(xiàn)象。

發(fā)明內(nèi)容

為克服現(xiàn)有技術(shù)在短路保護等情況下系統(tǒng)重啟頻率過高造成能量累積，引起電源內(nèi)部炸機的技術(shù)缺陷，本發(fā)明公開了一種開關(guān)電源自鎖保護電路。

一種開關(guān)電源自鎖保護電路，包括自鎖電路、與自鎖輸入端連接的輸入級，與自鎖輸出端連接的輸出級，及正電源端和地端，所述自鎖電路的信號輸入端和信號輸出端分別與輸入級的輸出端和輸出級的輸入端連接；所述自鎖電路包括第一NMOS，從正電源端到第一NMOS漏級依次串聯(lián)第一電阻和第二電阻，所述第一電阻和第二電阻公共端連接第一PMOS柵極；第一PMOS漏極到地端依次連接第三電阻和第四電阻，所述第三電阻和第四電阻的公共端連接第一NMOS柵極；所述第一NMOS和第一PMOS的源級分別連接地端和正電源端；所述輸入級的輸出端和自鎖電路的信號輸入端之間還串聯(lián)有二極管器件。

采用開關(guān)電源自鎖保護電路，使輸出級輸出的信號的上升沿向后延時，?延緩了高壓啟動支路對VDD電容的充電，降低了VDD電容反復(fù)充電的頻率。

優(yōu)選的，所述二極管器件為二極管連接方式的三極管或MOS管。

優(yōu)選的，還包括正電源端下拉支路，所述正電源端下拉支路在所述第一NMOS管開啟時對正電源端電壓進行下拉。正電源端下拉支路的設(shè)置時VDD端電壓上升斜率變緩，避免VDD快速上拉。

進一步的，所述正電源端下拉支路包括第二NMOS，所述第四電阻由串聯(lián)的第一子電阻和第二子電阻組成，兩個子電阻的公共節(jié)點連接第二NMOS的柵極，所述第二NMOS的源級和漏極分別連接地端和正電源端。

更進一步的，所述第二NMOS的漏極與正電源端之間串聯(lián)有第六電阻。