[發明專利]一種數據讀取方法及設備

有效

• 申請號: 201310291218.2
• 申請日: 2013-07-11
• 公開（公告）號: CN104281545B
• 公開（公告）日: 2018-02-23
• 發明（設計）人: 張立新;張義;張科;江濤
• 申請（專利權）人: 華為技術有限公司;中國科學院計算技術研究所
• 主分類號: G06F13/16
• 分類號: G06F13/16;G06F13/28
• 代理公司: 北京中博世達專利商標代理有限公司11274
• 代理人: 申健

1.一種數據讀取方法，其特征在于，包括：

內存控制器MC將需要讀取的數據在存儲器中的行地址發送至所述存儲器，所述行地址用于指示所述存儲器將所述存儲器中與所述行地址對應行的數據存儲在所述存儲器的緩沖區中；

所述MC向所述存儲器發送第一命令，所述第一命令用于激活所述存儲器中的直接存儲器存取DMA邏輯，以指示所述存儲器根據所述第一命令遍歷所有列地址將所述需要讀取的數據發送至所述MC；其中，所述需要讀取的數據為所述緩沖區中存儲的與所述行地址對應行的所有數據；

所述MC接收所述存儲器發送的所述需要讀取的數據。

2.根據權利要求1所述的數據讀取方法，其特征在于，在所述內存控制器MC將需要讀取的數據的行地址發送至存儲器之前，還包括：

所述MC接收中央處理器CPU發送的數據訪問指令；其中，所述數據訪問指令中包括所述需要讀取的數據在所述存儲器中的所述行地址；

所述MC解析所述數據訪問指令得到所述行地址。

3.根據權利要求2所述的數據讀取方法，其特征在于，所述數據訪問指令中包括指示標識，所述指示標識用于指示所述需要讀取的數據為所述行地址對應行的所有數據；

所述MC解析所述數據訪問指令得到所述行地址，包括：

所述MC解析所述數據訪問指令得到所述行地址和所述指示標識；

所述MC向所述存儲器發送第一命令，包括：

所述MC根據所述指示標識向所述存儲器發送所述第一命令。

4.根據權利要求1-3中任一項所述的數據讀取方法，其特征在于，所述方法還包括：

當所述緩沖區中存儲的所述與所述行地址對應行的數據不需要寫回所述存儲器中與所述行地址對應的行中時，所述MC向所述存儲器發送第二命令；其中，所述第二命令用于指示所述存儲器不需要將所述緩沖區中存儲的所述與所述行地址對應行的數據寫回到所述存儲器中與所述行地址對應行中，以指示所述存儲器關閉與所述行地址對應的行，并將所述存儲器中的位線(bitline)設置為預設電壓。

5.根據權利要求1-3中任一項所述的數據讀取方法，其特征在于，在所述MC接收所述存儲器發送的所述需要讀取的數據之后，還包括：

當所述存儲器中與所述行地址對應行需進行數據清零時，所述MC向所述存儲器發送第三命令；其中，所述第三命令用于指示所述存儲器將所述與所述行地址對應行的數據清零，并指示所述存儲器將清零后的所述與所述行地址對應行的數據寫回到所述存儲器中與所述行地址對應的行中。

6.一種數據讀取方法，其特征在于，包括：

存儲器接收內存控制器MC發送的行地址；其中，所述行地址為需要讀取的數據在所述存儲器中的行地址；

所述存儲器將所述存儲器中與所述行地址對應行的數據存儲在所述存儲器的緩沖區中；

所述存儲器接收所述MC發送的第一命令；其中，所述第一命令用于激活所述存儲器中的直接存儲器存取DMA邏輯；

所述存儲器根據所述第一命令遍歷所有列地址將所述需要讀取的數據發送至所述MC；其中，所述需要讀取的數據為所述緩沖區中存儲的與所述行地址對應行的所有數據。

7.根據權利要求6所述的數據讀取方法，其特征在于，還包括：

所述存儲器接收所述MC發送的第二命令；其中，所述第二命令用于指示所述存儲器不需要將所述緩沖區中存儲的所述與所述行地址對應行的數據寫回到所述存儲器中與所述行地址對應行中；

所述存儲器關閉與所述行地址對應的行，并將所述存儲器中的位線(bitline)設置為預設電壓。

8.根據權利要求6所述的數據讀取方法，其特征在于，在所述存儲器根據所述第一命令遍歷所有列地址將所述需要讀取的數據發送至所述MC之后，還包括：

所述存儲器接收所述MC發送的第三命令；其中，所述第三命令用于指示所述存儲器將所述與所述行地址對應行的數據清零；

所述存儲器根據所述第三命令將所述緩沖區中存儲的所述與所述行地址對應行的數據全部清零；

所述存儲器將清零后的所述與所述行地址對應行的數據寫回到所述存儲器中與所述行地址對應的行中。