[發明專利]用于多級單元的非易失性存儲器的加速軟讀取

有效

• 申請號: 201310289856.0
• 申請日: 2013-07-11
• 公開（公告）號: CN103730162B
• 公開（公告）日: 2018-11-02
• 發明（設計）人: 陳振崗;鐘浩
• 申請（專利權）人: LSI公司
• 主分類號: G11C16/26
• 分類號: G11C16/26;G11C16/06
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王田

本公開涉及用于多級單元的非易失性存儲器的加速軟讀取。存儲器件包括包含多級存儲單元的存儲器陣列，以及與存儲器陣列耦接的控制電路。控制電路被配置成對存儲器陣列的至少一部分執行加速軟讀取操作。針對存儲器陣列的非上頁的加速軟讀取操作中的給定的加速軟讀取操作包括針對存儲器陣列的對應上頁的至少一個硬讀取操作。例如，該給定的加速軟讀取操作可以包括多個硬讀取操作的序列，包括針對非上頁的硬讀取操作以及針對對應上頁的一個或更多個硬讀取操作。

技術領域

本公開涉及用于多級單元的非易失性存儲器的加速軟讀取。

背景技術

半導體存儲器件典型地包括按行和列布置的存儲單元陣列，其中每個存儲單元被配置成存儲至少一個數據位。此類存儲器包括易失性存儲器和非易失性存儲器。易失性存儲器需要供電以便保持存儲數據，而非易失性存儲器即使在去除供電之后也會保持它們的存儲數據。

某些類型的非易失性存儲器，例如，NAND閃存，使用被實現為相應的浮柵晶體管的存儲單元。此類晶體管包括控制柵極和浮置柵極兩者。取決于在其浮置柵極上的電荷量，晶體管展示出了某一閾值電壓（Vt）。對應的存儲單元因此能夠通過控制浮置柵極上的電荷量來寫入數據。為從存儲單元中讀取所存儲的數據，參考電壓（Vref）被施加于控制柵極。如果Vref高于Vt，則晶體管導通，否則晶體管截止。因此，存儲于單元內的數據能夠通過感測在晶體管的源極端子和漏極端子之間的電流容易地檢測到，典型地使用感測放大器（senseamplifier）。

在單級單元（SLC）閃存中，每個存儲單元僅存儲一個數據位。例如，在讀出時，可以假定具有在Vref以下的Vt值的那些單元存儲“1”位，并且可以假定具有在Vref以上的Vt值的那些單元存儲“0”位。由于在存儲器陣列內的噪聲及其他變化，并非用于將位存儲于特定的邏輯級的所有存儲單元都將具有完全相同的Vt值。反而，與在一組存儲單元上的給定的邏輯級關聯的實際的Vt值將傾向于遵循諸如高斯分布之類的分布。因此，為了從各個存儲單元中讀取存儲位，參考電壓Vref可以近似設置于兩個不同的Vt分布的均值之間的中點處。如上所述，當Vref被施加于存儲單元晶體管的控制柵極時，具有低于Vref的Vt值的晶體管將會導通，指示“1”位在每個對應單元內的存儲；而具有高于Vref的Vt值的晶體管將會截止，指示“0”位在每個對應單元內的存儲。

在多級單元（MLC）閃存中，每個存儲單元能夠存儲多位數據，例如，在兩級存儲單元的情形中為兩位數據，在三級存儲單元的情形中為三位數據，等等。因而，例如，在存儲兩位數據的兩級存儲單元的情形中，四個不同的Vt分布具有可以存儲于該單元內的兩個位的四個不同的可能組合的特征。每個這樣的Vt分布與不同的Vt電平關聯。可能的位組合一般地使用格雷碼（Gray code）映射到Vt電平，使得從一個Vt電平到其鄰近的Vt電平的變化導致僅有一個位的位置（bit position）變化。

從這樣的多級單元中讀出存儲數據包括使用多個參考電壓。例如，在兩級存儲單元的情形中，使用布置于四個不同的Vt電平之間的三個不同的參考電壓。確定存儲于給定的單元內的數據還可以包括軟讀取操作的使用，每個軟讀取操作包括使用不同參考電壓的多個硬讀取操作。

但是，常規的軟讀取操作會需要數量過多的硬讀取操作。結果，軟讀取等待時間被增加，由此降低了存儲器訪問時間性能。在常規的做法中，因此，顯著的性能損失通常與軟讀取操作的性能相關。

發明內容

本發明的實施例提供了例如其中針對存儲器陣列的非上頁的軟讀取操作使用對應上頁的硬讀取操作來加速的MLC存儲器件。這樣的上頁硬讀取操作可以使用由存儲器陣列的供應商建立的但通常并不另外用于軟讀取操作的預定命令執行。加速軟讀取操作每個都能夠使用較少的硬讀取操作來執行，并因此具有顯著減小的等待時間。這傾向于使通常與常規的軟讀取操作關聯的性能損失最小化。