[發明專利]基于FPGA的全相位OFDM系統設計

無效

• 申請號: 201310288919.0
• 申請日: 2013-07-11
• 公開（公告）號: CN103338178A
• 公開（公告）日: 2013-10-02
• 發明（設計）人: 楊軍;于艷艷;其他發明人請求不公開姓名
• 申請（專利權）人: 云南大學
• 主分類號: H04L27/26
• 分類號: H04L27/26
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及一種基于FPGA的全相位OFDM系統設計，OFDM是一種多載波傳輸技術，具有頻譜利用效率較高、抗符號間干擾能力強、載波數據率可靈活調制等特點，可被廣泛應用于信號處理、無線通信、無線傳輸等領域。

背景技術

正交頻分復用技術（OFDM）是一種特殊形式的多載波調制技術，在非對稱數字用戶線（ADSL）中，也被稱為離散多音調調制（DMT）。它利用逆快速傅立葉變換（IFFT）和快速傅立葉變換（FFT）來分別實現調制和解調，是實現復雜度最低、應用最廣的一種多載波調制方案。正交頻分復用系統采用DFT變換實現了各子載波的正交調制，且具有很好的性能。其設計的OFDM系統信號在傳輸信號時，抗雜波干擾能力尤其突出，由于該系統的不同子載波之間可正交傳輸，更是極大地提高了傳輸頻帶的利用效率。在多徑信道傳輸環境下，寬帶通過性會受到頻率選擇性衰落的影響。在這種情況下，正交頻分復用系統可以采用較低的數據率，可顯著降低這種頻率選擇性衰落影響。

全相位FFT處理技術具有抑制頻譜泄露以及降低子載波間干擾的優良特性，在OFDM無線通信領域，OFDM系統對頻率偏移和相位噪聲很敏感，頻偏和相位噪聲會使各個子載波之間的正交特性惡化。即使只有百分之一的頻率偏移也會極易導致正交頻分復用系統的各個子載波失去正交性，從而引起誤碼率的升高，影響系統的正常工作。針對FFT頻率偏移和相位噪音這一問題，采用全相位FFT（APFFT）處理器，利用自身的頻譜分析功能來實現對信號相位和振幅的判決，具有優良的抑制譜泄露的能力。

由于FPGA的并行及動態可重構的特性，很好地在硬件上模擬了采用全相位數據預處理技術后的OFDM系統的處理效率及開銷情況。該系統的低功耗、高集成度和穩定性對OFDM系統的進一步改進具有參考意義，也具有一定的應用前景，具有較高的實用價值。?

發明內容

為了解決在時變激勵環境下信號易產生相位偏移，造成載波信號噪聲的問題，采用全相位信號預處理技術的FFT具有“相位不變性”的特點，選擇無窗全相位預處理方法來實現本系統的全相位處理模塊，在實現的OFDM系統的基礎上，將基于FPGA實現的全相位FFT處理器引入到該OFDM基帶傳輸系統中，研究表明使用該技術的OFDM系統可有效解決相位誤差，顯著降低噪聲功率。

本系統基于對FPGA技術及OFDM系統的相關研究，主要對OFDM系統的發展現狀及技術原理進行了介紹，并通過對OFDM基帶傳輸系統的分析，采用FPGA技術實現了一種OFDM基帶傳輸系統，包括FFT/IFFT、信道編解碼、交織及解交織、星座映射及解映射、卷積編碼和viterbi編碼等關鍵模塊。系統總體設計結構圖如圖1所示。

?1.?全相位FFT處理單元

將原始輸入信號進行全相位數據預處理后，再通過FFT變換來處理，這種方法稱之為全相位快速傅里葉變換（APFFT），該方法考慮了輸入數據的所有長度為N的分段情況，那么該數據也就遍歷了長度為N的分段的所有起始相位。在全相位FFT處理過程中，計算的復雜度要大大增加，由于一次FFT處理由原來的直接計算變成了現在需要計算N次，當N比較大時，對FFT處理器來說其時間開銷太大，因此要在輸入FFT處理器之前將數據進行匯聚處理。根據全相位數據預處理技術，將數據進行該處理后再進行FFT處理，這樣APFFT計算的時間復雜度就與FFT近似相同，且其處理結果與N次FFT處理后再加權求和的結果是等價的。該APFFT處理器的基本硬件結構包括FFT處理模塊，預處理數據存儲模塊及讀寫地址產生模塊等。

?2.?系統基帶信號傳輸處理單元

OFDM信號處理分為發送端和接受端兩個部分。在系統中的正交調制采用DFT/IDFT的快速算法FFT/IFFT，發送端的IFFT負責將輸入的信號由頻域轉換到時域，而接收端的FFT則負責將信號再分解到頻域。發送端和接收端的工作原理如圖2所示。

1）信道編解碼模塊

在數字通信中，數字信息交換和傳輸過程中所遇到的主要問題就是可靠性問題，即在交換和傳輸的過程中的差錯及其處理問題。主要原因是由于信道特性不理想以及加性噪聲和人為干擾的影響，使接收端產生錯誤判決，采用差錯控制編碼之后可以顯著降低誤碼率。為加快系統開發效率，并提高系統準確率，本系統直接使用ALTERA公司開發的Quartus?II集成開發環境提供的IP核Reed-Solomon?Compiler來完成Reed-Solomon編碼器和譯碼器。RS編碼器的電路原理圖和RS譯碼器的結構設計圖分別如圖3和圖4所示。

?2）交織和解交織模塊