[發明專利]基于CMOS DPTM工藝的紅外熱電堆型傳感器及其制作方法有效
| 申請號： | 201310287883.4 | 申請日： | 2013-07-09 |
| 公開（公告）號： | CN103342333A | 公開（公告）日： | 2013-10-09 |
| 發明（設計）人： | 孟如男;王瑋冰 | 申請（專利權）人： | 江蘇物聯網研究發展中心 |
| 主分類號： | B81B7/00 | 分類號： | B81B7/00;B81C1/00;G01J5/14 |
| 代理公司： | 無錫市大為專利商標事務所 32104 | 代理人： | 殷紅梅 |
| 地址： | 214135 江蘇省無錫市新區*** | 國省代碼： | 江蘇;32 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 基于 cmos dptm 工藝 紅外 熱電 傳感器 及其 制作方法 | ||
1.一種基于CMOS?DPTM工藝的紅外熱電堆型傳感器，包括硅基底（1）和位于硅基底（1）上的封閉膜區域（101），其特征是：封閉膜區域（101）自底層向上依次為第一介質層（3-1）、第二介質層（3-2）、第三介質層（3-3）和第四介質層（3-4），在第一介質層（3-1）和第二介質層（3-2）之間設置第一多晶硅層（4-1），在第二介質層（3-2）和第三介質層（3-3）之間設置第一金屬層（5-1），在第三介質層（3-3）和第四介質層（3-4）之間設置第二金屬層（5-2），在第四介質層（3-4）的表面設置第三金屬層（5-3）；在所述第二介質層（3-2）和第三介質層（3-3）上分別設置第一通孔（8-1）和第二通孔（8-2），第一通孔（8-1）中設置鎢塞連接第一多晶硅層（4-1）和第一金屬層（5-1），第二通孔（8-2）中設置鎢塞連接第一金屬層（5-1）和第二金屬層（5-2）；在所述封閉膜區域（101）上設置腐蝕通道（9），腐蝕通道（9）由第三金屬層（5-3）延伸至硅基底（1）的上表面；在所述封閉膜區域（101）下方的硅基底（1）上刻蝕形成空腔（2）。
2.如權利要求1所述的基于CMOS?DPTM工藝的紅外熱電堆型傳感器，其特征是：所述空腔（2）由硅基底（1）的上表面向硅基底（1）的下表面延伸，并且空腔（2）的深度小于硅基底（1）的厚度，空腔（2）的寬度小于硅基底（1）的寬度。
3.如權利要求1所述的基于CMOS?DPTM工藝的紅外熱電堆型傳感器，其特征是：所述第二介質層（3-2）由第一層氧化硅（3-2-1）和第二層氧化硅（3-2-2）組成，在第一層氧化硅（3-2-1）和第二層氧化硅（3-2-2）之間設置第二多晶硅層（4-2）；在所述第二層氧化硅（3-2-2）上設置第三通孔（8-3），第三通孔（8-3）中設置鎢塞連接第一金屬層（5-1）和第二多晶硅層（4-2）。
4.一種基于CMOS?DPTM工藝的紅外熱電堆型傳感器的制作方法，其特征是，包括以下工藝步驟：
（1）在硅基底（1）上氧化生長二氧化硅，形成第一介質層（3-1）；
（2）在第一介質層（3-1）上采用掩膜版，通過淀積、光刻、刻蝕形成第一多晶硅層（4-1）；
（3）在第一多晶硅層（4-1）上淀積第一層二氧化硅（3-2-1），在第一層二氧化硅（3-2-1）上淀積第二多晶硅層（4-2），將第二多晶硅層（4-2）通過刻蝕全部去除，再在第一層二氧化硅（3-2-1）上淀積第二層二氧化硅（3-2-2）；所述第一層二氧化硅（3-2-1）和第二層二氧化硅（3-2-2）組成第二介質層（3-2）；
（4）在第二介質層（3-2）上采用掩膜版，通過淀積、光刻、刻蝕形成連接第一多晶硅層（4-1）和第一金屬層（5-1）的第一通孔（8-1），并在第一通孔（8-1）中填充鎢塞；
（5）在第二介質層（3-2）上采用掩膜版，通過淀積、光刻、刻蝕形成第一金屬層（5-1），第一金屬層（5-1）和第一多晶硅層（4-1）通過第一通孔（8-1）形成電連接；
（6）在第一金屬層（5-1）上淀積二氧化硅形成第三介質層（3-3）；
（7）在第三介質層（3-3）采用掩膜版，通過淀積、光刻、刻蝕形成連接第一金屬層（5-1）和第二金屬層（5-2）的第二通孔（8-2），并在第二通孔（8-2）中填充鎢塞；
（8）在第三介質層（3-3）上采用掩膜版，通過淀積、光刻、刻蝕形成第二金屬層（5-2）；
（9）在第二金屬層（5-2）上淀積二氧化硅，形成第四介質層（3-4）；
（10）在第四介質層（3-4）上采用掩膜版，通過淀積、光刻、刻蝕形成第三金屬層（5-3）；
（11）采用CHF3和?He混合氣體進行各向異性反應離子刻蝕除去沒有被第三金屬層（5-3）覆蓋的?SiO2介質直到到達硅基底（1），形成垂直于硅基底（1）的釋放孔（9）；
（12）通過釋放孔（9）使用XeF2和?O2混合氣體進行各項同性反應離子刻蝕，在釋放孔（9）下方的硅基底（1）上形成空腔（2）。
5.如權利要求4所述的基于CMOS?DPTM工藝的紅外熱電堆型傳感器的制作方法，其特征是：所述步驟（3）由以下步驟代替：在第一多晶硅層（4-1）上淀積第一層二氧化硅（3-2-1）；在第一層二氧化硅（3-2-1）上采用掩膜版，通過淀積、光刻、刻蝕形成第二多晶硅層（4-2）；在第二多晶硅層（4-2）上淀積第二層二氧化硅（3-2-2）；
所述步驟（4）由以下步驟代替：采用掩膜版，在第二介質層（3-2）上通過淀積、光刻、刻蝕形成連接第一多晶硅層（4-1）和第一金屬層（5-1）的第一通孔（8-1）、以及連接第二多晶硅層（4-2）和第一金屬層（5-1）的第三通孔（8-3），并在第一通孔（8-1）和第三通孔（8-3）中填充鎢塞。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于江蘇物聯網研究發展中心，未經江蘇物聯網研究發展中心許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201310287883.4/1.html，轉載請聲明來源鉆瓜專利網。
