[發(fā)明專利]三維相變化存儲器裝置及其制造方法

有效

• 申請?zhí)枺?/td>: 201310287374.1
• 申請日: 2013-07-10
• 公開（公告）號: CN103928609A
• 公開（公告）日: 2014-07-16
• 發(fā)明（設(shè)計）人: 龍翔瀾
• 申請（專利權(quán)）人: 旺宏電子股份有限公司
• 主分類號: H01L45/00
• 分類號: H01L45/00;H01L27/24
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 任巖

技術(shù)領(lǐng)域

本發(fā)明是有關(guān)于一種高密度的存儲器元件，且特別是有關(guān)于一種以存儲單元的多平面排列成三維陣列的存儲器裝置及其制造方法。?

背景技術(shù)

隨著集成電路的尺寸逐漸縮小至一臨界值，設(shè)計者已開始尋找疊層存儲單元的多平面技術(shù)，以達到每位具有更高的儲存容量以及更低的成本。在某些技術(shù)中，多個導(dǎo)電平面可通過一導(dǎo)電柱(conductive?pillars)陣列彼此相交。個別存儲單元是通過對應(yīng)的導(dǎo)電柱與導(dǎo)電平面而選定。然而，此技術(shù)在陣列中的每一存儲單元都須配置一整流器或二極管，因而造成了工藝的困難度且增加成本。可參考美國專利公開號2010-0270593-A1，名稱為“Integrated?Circuit3dMemory?Array?And?Manufacturing?Method”的文獻。?

因此，本發(fā)明是提供一種三維集成電路存儲器裝置及其制造方法，該三維集成電路存儲器裝置是具有低制造成本，且包括可靠、容積小的存儲器元件。?

發(fā)明內(nèi)容

本發(fā)明是有關(guān)于一種存儲器裝置，包括一第一導(dǎo)體、一第二導(dǎo)體以及一存儲單元。存儲單元包括相變化存儲材料位于一接口中，接口介于第一導(dǎo)體與第二導(dǎo)體之間，其中只由相變化存儲材料的一非晶相的不同的非零厚度，代表儲存于存儲單元中的數(shù)據(jù)，沒有任何儲存于這些存儲單元中的數(shù)據(jù)值，是對應(yīng)于導(dǎo)電路徑只有通過相變化存儲材料的一結(jié)晶相。?

根據(jù)本發(fā)明，提出一種存儲器裝置，包括一存取陣列、多個導(dǎo)電層、一導(dǎo)電柱陣列以及多個存儲單元。導(dǎo)電層通過多個絕緣層彼此分離且與存取陣列分離。導(dǎo)電柱陣列延伸通過導(dǎo)電層，在導(dǎo)電柱陣列中的導(dǎo)電柱對應(yīng)接觸于存取陣列中的存取陣列。存儲單元的各別的電流路徑中具有相變化?存儲材料，電流路徑介于這些對應(yīng)的導(dǎo)電柱與對應(yīng)的導(dǎo)電層之間，在所有存儲單元中的相變化存儲材料儲存數(shù)據(jù)值，且相變化存儲材料在各別的導(dǎo)電路徑中，于一非晶相中具有不同的厚度。?

根據(jù)本發(fā)明，提出一種存儲器裝置的操作方法，存儲器裝置包括多個相變化存儲單元，操作方法包括以下步驟。接收一數(shù)據(jù)以編程一選定的相變化存儲單元，數(shù)據(jù)具有儲存至選定的存儲單元的多個數(shù)據(jù)值的其中之一，數(shù)據(jù)值是以在相變化存儲單元中建立的多個電阻范圍所代表，電阻范圍是使用通過存儲單元中的電流路徑的非晶相存儲材料的對應(yīng)厚度所達成。提供一編程脈沖通過選定的相變化存儲單元，編程脈沖用以編程存儲單元中的數(shù)據(jù)，存儲單元具有多個數(shù)據(jù)值，數(shù)據(jù)值是以多個電阻的非重疊范圍所代表，電阻的非重疊范圍包括一最低電阻范圍，在存儲單元中，最低電阻范圍是以通過接口區(qū)域的相變化存儲材料的不同的非晶相厚度來建立。?

為了對本發(fā)明的上述及其他方面有更佳的了解，下文特舉實施例，并配合所附圖式，作詳細(xì)說明如下：?

附圖說明

圖1繪示本發(fā)明實施例的多階存儲單元結(jié)構(gòu)的剖視圖。?

圖2繪示繪示依據(jù)本發(fā)明實施例的多階存儲單元結(jié)構(gòu)的導(dǎo)電柱與存儲器材料層的頂面視圖。?

圖3繪示如圖1的結(jié)構(gòu)的圖解示意圖。?

圖4繪示如圖3的三維存儲器陣列中具有四個導(dǎo)電柱的部分示意圖。?

圖5A至圖5D繪示如圖1的多階結(jié)構(gòu)的個別存儲單元中的非晶相容積，用以代表存儲器結(jié)構(gòu)中的數(shù)據(jù)值。?

圖6A至圖6D繪示在有源區(qū)域的溫度對時間關(guān)系圖，此關(guān)系圖大致對應(yīng)于脈沖形狀，且用于自較低的容積轉(zhuǎn)換至較高的容積。?

圖7A至圖7C繪示在有源區(qū)域的溫度對時間關(guān)系圖，此關(guān)系圖大致對應(yīng)于脈沖形狀，且用于自較高的容積轉(zhuǎn)換至較低的容積。?

圖8繪示代表可用以編程存儲單元的一控制邏輯序列的流程圖，包括基于存儲單元的初始狀態(tài)與目標(biāo)狀態(tài)選擇一脈沖形狀。?

圖9繪示具有編程存儲單元的水平疊層存儲器結(jié)構(gòu)的剖面圖，相變化?材料設(shè)置于垂直導(dǎo)電柱的襯墊。?

圖10繪示具有編程存儲單元的水平疊層存儲器結(jié)構(gòu)的剖面圖，其中水平導(dǎo)體包括相變化材料。?

圖11至圖14繪示本發(fā)明實施例的三維存儲器結(jié)構(gòu)的制造程序的各階段。?

圖15繪示本發(fā)明實施例的三維存儲器結(jié)構(gòu)的制造程序的一階段。?

圖16A至圖16B繪示制造三維存儲器結(jié)構(gòu)的部分流程圖。?

圖17繪示依據(jù)本發(fā)明實施例的集成電路的簡易方塊圖。?

【符號說明】?

10：半導(dǎo)體本體?

11、42、62、63、1110：位線?

12：淺溝道隔離結(jié)構(gòu)?

13：漏極?

14：通道?

15：源極?