[發明專利]半導體器件的制備方法有效
| 申請號: | 201310285557.X | 申請日: | 2013-07-08 |
| 公開(公告)號: | CN104282570B | 公開(公告)日: | 2017-04-05 |
| 發明(設計)人: | 趙猛 | 申請(專利權)人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | H01L21/336 | 分類號: | H01L21/336 |
| 代理公司: | 上海思微知識產權代理事務所(普通合伙)31237 | 代理人: | 屈蘅,李時云 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體器件 制備 方法 | ||
技術領域
本發明涉及半導體技術領域,特別是涉及一種半導體器件的制備方法。
背景技術
大規模集成電路的制造需要大量晶體管元件的供應,這些晶體管元件代表用于設計電路之主要的電路元件。例如,數億個晶體管可設置在目前可利用的大規模集成電路中。一般而言,目前實行有復數種工藝技術,其中,對于復雜電路(例如微處理器、儲存晶片等)而言,由于CMOS技術具有操作速度、電力消耗、成本效益的優越特性,因此CMOS(互補金屬氧化物半導體,包括P溝道晶體管與N溝道晶體管,即PMOS與NOMS)技術是目前最有前景的方法。無論是N溝道晶體管或P溝道晶體管,都包括PN接面,該PN接面通過高度摻雜的漏極區域與源極區域與設置在該漏極區域與該源極區域之間的反向(inversely)或微弱(weakly)摻雜溝道區域之間的介面而形成。溝道區域的導電性(conductivity,亦即,導電溝道的驅動電流能力)通過形成在溝道區域附近并通過薄絕緣層而分隔的柵極電極而控制。在由于施加適當的控制電壓至柵極電極而形成導電溝道之后,溝道區域的導電性系取決于摻雜物濃度、電荷載子遷移率、以及對于在晶體管寬度方向中溝道區域的既定延伸(given?extension)而言的在源極與漏極區域之間的距離(也稱為溝道長度)。因此,溝道長度的減少,以及與其關聯的溝道電阻率(resistivity)的減少,是用于大規模集成電路之操作速度的增加的主要設計標準。
然而,隨著關鍵尺寸(Critical?Dimension,簡稱CD)的持續減小,需要調適且可能需要高度復雜工藝技術的新發展,而且也可能由于遷移率的下降而造成較不明顯的性能增益(performance?gain),所以已有人建議通過增加對于既定溝道長度的溝道區域中的電荷載子遷移率而提升晶體管元件的溝道導電性,因此能夠達到可與需要極度縮放比例(scaled)的關鍵尺寸的技術標準的發展匹敵的性能改善(performance?improvement),同時避免或至少延遲與裝置縮放比例關聯的許多工藝調適(adaptation)。
一種增加電荷載子遷移率的有效方法是對溝道區域中的晶格結構(lattice?structure)進行修改,例如,在溝道區域附近產生拉伸或壓縮應力以制造在溝道區域中的相應應變,其分別造成電子與空穴的遷移率發生改變。例如,對于襯底為硅材料的晶體(crystallographic)而言,在溝道區域中產生拉伸應變會增加電子的遷移率,并可直接轉變成在導電性的相應增加。另一方面,在溝道區域中的壓縮應變可增加空穴的遷移率,因此可以提升P型晶體管的性能。將應力或應變工程引入大規模集成電路制造是相當有前景的方法,因為應變硅可視為“新”類型的半導體材料,其可制造快速強大的半導體裝置而不需要昂貴的半導體材料,同時仍可使用許多廣為接受的制造技術。
由于緊鄰著溝道區域的硅鍺材料可以誘發(induce)可造成相應應變的壓縮應力,因此,在現有技術的CMOS制造技術中,e-SiGe(embedded?SiGe,嵌入硅鍺)在溝道區域中加入壓應力(compressive?stress)使得PMOS的性能得到明顯改善的技術已經被廣泛應用。具體地,將硅鍺材料形成在晶體管的漏極與源極區域中,其中,受壓縮應變的漏極與源極區域在鄰近的硅溝道區域中產生單軸的應變。當形成硅鍺材料時,PMOS晶體管的漏極與源極區域為選擇性地去除以形成空腔(cavity),而NMOS晶體管系被遮罩,接著通過外延生長(epitaxial?growth)將硅鍺材料選擇性地形成在PMOS晶體管中。
圖1a至圖1c為現有技術中采用嵌入硅鍺的PMOS制造方法中器件結構的示意圖,具體過程如下:
首先,如圖1a所示,提供材料為硅的半導體襯底100,所述半導體襯底100上形成有PMOS晶體管110,所述PMOS晶體管110具有源極區111和漏極區112、淺摻雜區113(亦可稱為暈環區域,halo?region)以及溝道區114;
接著,去除所述源極區111和漏極區112中的所述半導體襯底100,以在所述源極區111和漏極區112中形成空腔120。所述空腔120鄰近所述溝道區114一側的邊緣由所述半導體襯底100的第一晶體方向(110)和第二晶體方向(111)界定。由于所述半導體襯底100為硅襯底,所以,所述空腔120鄰近所述溝道區114一側的邊緣呈鉆石形狀(Diamond-shaped),即所述空腔120鄰近所述溝道區114一側的邊緣呈“∑”形狀,如圖1b所示;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造(上海)有限公司,未經中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310285557.X/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





