[發明專利]基于數字移相提高延時精度的方法

有效

• 申請號: 201310281818.0
• 申請日: 2013-07-05
• 公開（公告）號: CN103368543A
• 公開（公告）日: 2013-10-23
• 發明（設計）人: 崔偉;王新偉;范松濤;周燕
• 申請（專利權）人: 中國科學院半導體研究所
• 主分類號: H03K17/28
• 分類號: H03K17/28
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 宋焰琴

技術領域

本發明涉及激光距離選通成像技術領域，尤其涉及一種基于數字移相提高延時精度的方法。

背景技術

實現激光距離選通成像的關鍵技術之一就是同步時序控制，即控制脈沖激光器和增強型電荷耦合器件(intensified?charge?coupled?device，ICCD)的工作時序同步工作，使ICCD在目標物反射光到來之前處于關閉狀態，到達時ICCD打開，從而達到選通成像效果。ICCD開啟時刻相對于脈沖激光出光時刻的延時決定成像目標物與成像系統的距離，ICCD開啟的持續時間決定成像的景深。

高精度的延時技術和脈寬技術是激光距離選通成像特別是高分辨率選通三維成像中時序控制的關鍵。在選通三維成像技術中，時序控制中延時的精度直接影響成像后對目標物的測距精度，測距精度需要達到厘米量級就需要時序控制延時精度在納米量級甚至更小。目前在激光選通成像領域，同步控制時序主要有以下幾種方法：基于數字延時脈沖發生器、基于數字信號處理器(Digital?Signal?Processor，DSP)和基于現場可編程門陣列(FPGA)。其中：

(1)基于數字延時脈沖發生器

基于數字延時脈沖發生器的同步時序控制是采用高精度延時精度的數字延時芯片，以常用的DG535為例，其延時精度高，近年來被應用于激光選通成像技術中。DG535能提供4個精確的可控邏輯延時，輸出延時的范圍為0-999.999,999,999,995s，最小脈寬為4ns，延時精度為5ps。基于數字延時脈沖發生器可以達到較高的控制精度，但是系統復雜、體積龐大、重量較重，如DG535的尺寸通常為8.5″×4.75″×14″(WHD)，重量可達10lbs，其參數的設置需要通過面板的按鈕手工操作，機械化的操作降低了系統的便攜性和人性化，不利于選通成像系統更好地工作。

(2)基于數字信號處理器

基于數字信號處理器的同步時序控制是采用DSP對脈沖激光器和ICCD進行同步控制，DSP是一種獨特的微處理器，包括控制單元、運算單元、各種寄存器以及一定數量的存儲單元等，有軟、硬件的全面功能，本身就是一個微型計算機。DSP具有強大的數據處理能力和高運行速度，體積也較小，但是DSP更適合做復雜算法的開發，對于選通成像中同步時序的控制，并沒有復雜的計算，用DSP做同步控制時序并沒有發揮其最大優勢反而浪費了很多資源。

(3)基于現場可編程門陣列

基于現場可編程門陣列(FPGA)的同步時序控制是采用FPGA產生對冒充激光器和ICCD同步控制的信號，FPGA是專用集成電路中集成度最高的一種，采用邏輯單元陣列LCA(Logic?Cell?Array)，含有鎖相環，體積很小，邏輯清晰，編程簡單，更適合于邏輯設計和時序約束，是選通成像同步控制時序的理想器件。目前基于FPGA的時序控制系統的時鐘控制精度在納秒量級，并且受到FPGA本身硬件特性的限制很難繼續增加時鐘頻率，如Xilinx公司最新推出的Virtex-6系列FPGA，最高時鐘頻率為600MHz，即時鐘控制精度最高為1.67ns，但實際綜合的頻率會小于這個值。

以上三種方法中基于數字延時脈沖發生器的同步時序控制延時精度可達皮秒級，但是由于其系統復雜，體積龐大，操作機械化，不利于系統集成化和智能化。基于DSP的同步時序控制和基于FPGA的同步時序控制其延時精度均可達到納秒量級，但是由于DSP本身就是一個微計算機，其內部具有控制單元、運算單元、各種寄存器以及一定數量的存儲單元等，有軟、硬件的全面功能，用DSP做同步時序控制并沒有發揮其最大優勢反而浪費了很多資源，FPGA體積很小，邏輯清晰，編程簡單，更適合于邏輯設計和時序約束，是選通成像同步控制時序的理想器件。因此針對選通成像時序精度的要求和系統小型化的趨勢，本發明提出了一種基于FPGA數字移相提高延時精度的方法，其延時精度可以接近器件的極限頻率，即約1ns。

發明內容

針對上述現有技術存在的不足之處，本發明的主要目的在于提出一種基于數字移相提高延時精度的方法，以達到獲得更高延時精度的TTL信號，從而為選通成像技術提供高精度的同步時序控制信號。

為達到上述目的，本發明采用的技術方案如下：