[發明專利]90納米CMOS工藝下帶偏置電路的靜電放電箝位電路

有效

• 申請號: 201310280217.8
• 申請日: 2013-07-04
• 公開（公告）號: CN103400827A
• 公開（公告）日: 2013-11-20
• 發明（設計）人: 劉紅俠;楊兆年
• 申請（專利權）人: 西安電子科技大學
• 主分類號: H01L23/60
• 分類號: H01L23/60
• 代理公司: 陜西電子工業專利中心 61205
• 代理人: 王品華;朱紅星

技術領域

本發明屬于電子電路技術領域，涉及靜電放電保護，特別涉及一種90納米CMOS工藝下帶偏置電路的靜電放電箝位電路，可用于集成電路設計。

背景技術

在集成電路的制造、封裝、運輸和使用過程中，各種形式的靜電放電事件都有可能發生。靜電放電事件具有瞬時大應力的特點，是集成電路的主要失效形式之一。靜電放電事件是不能完全避免的，所以在集成電路設計和制造時必須考慮靜電放電保護。靜電放電事件的強度可以用電壓來等效，比如在人體模型中，能看到電火花的靜電放電事件的等效電壓一般就高達3kV以上。集成電路自身抗靜電放電能力很弱，特別是CMOS工藝中MOSFET的柵極非常脆弱，如果沒有專門的靜電放電保護電路，只需要幾十伏的等效電壓就可以損毀大部分集成電路，而通常集成電路的靜電放電防護等級要求都在2kV等效電壓以上。因此靜電放電保護對于集成電路非常重要，當前幾乎所有的集成電路都具有靜電放電保護電路。隨著CMOS工藝特征尺寸不斷減小，越來越薄的柵氧化層和越來越淺的結深，給芯片帶來更嚴峻的靜電放電問題，靜電放電設計的條件變得更加苛刻。

靜電放電箝位電路是全芯片靜電放電保護的一部分，RC觸發、MOSFET作為箝位器件的靜電放電箝位電路被廣泛應用。其基本結構由檢測電路、反相器和箝位器件組成，其中檢測電路通常由RC網絡組成，可以準確的檢測靜電放電，箝位器件通常為一個具有很大尺寸的金屬氧化物半導體場效應晶體管MOSFET。一般芯片的正常上電時間在100微秒以上，而一般的靜電放電上電時間在10納秒以下，所以需要把RC網絡的時常數設置在10納秒和100微秒之間，來區分靜電放電和芯片正常上電。為了完全泄放靜電放電電荷，一般需要箝位器件開啟1微秒左右，所以經常把RC網絡的時常數設置在1微秒。由于MOSFET電容的單位面積電容值較大，所以靜電放電箝位電路中常采用MOSFET電容。隨著微電子技術的不斷發展，在納米級CMOS工藝中，由于MOSFET的柵氧化層的進一步變薄，柵極電流的直接隧穿效應變得非常明顯，MOSFET電容的靜態漏電顯著增大，時常數為1微秒的RC網絡所產生的靜態漏電通常可達幾百納安甚至微安級，使得靜態漏電成為靜電放電箝位電路的主要問題之一。

圖1所示為現有技術的RC觸發、MOSFET作為箝位器件的靜電放電箝位電路。其中兩個MOSFET電容C1和C2經過串聯代替傳統的電容，PMOS管Mp1代替傳統的電阻，NMOS管Mn2是箝位器件。兩個電容C1和C2串聯是為了減小單個電容上的電壓降，從而減小RC網絡的靜態電流。但是，這種簡單的通過兩個電容串聯替代原有的一個電容改善靜態漏電的效果并不明顯，依然會出現RC網絡的靜態漏電大的問題。

發明內容

本發明的目的在于針對上述已有技術的不足，提出一種90納米CMOS工藝下帶偏置電路的靜電放電箝位電路，通過減小電路中RC網絡的靜態漏電，解決整個靜電放電箝位電路的靜態漏電問題。

實現本發明目的技術思路是：增大靜電放電箝位電路中的RC網絡的等效電阻，以減小對電容面積的需求，從而減小RC網絡的靜態漏電。整個靜電放電箝位電路包括：

RC網絡，由第一電容C1、第二電容C2和第三PMOS管Mp3連接組成，用于檢測靜電放電，并輸出檢測電壓CLK；

反相器，由第四PMOS管Mp4與第一NMOS管Mn1連接組成，用于加強檢測電壓CLK，并給箝位器件輸入柵極驅動電壓Vg；

箝位器件，用于在靜電放電時開啟，以泄放靜電放電電荷；

其特征在于，RC網絡的輸入端設有偏置電路，用于給RC網絡提供偏置電壓Vb，提高RC網絡中第三PMOS管Mp3的等效電阻，以減小對電容面積的需求，從而減小RC網絡的漏電；

所述偏置電路，包括第一PMOS管Mp1和第二PMOS管Mp2，該第一PMOS管Mp1，其漏極連接到地電壓VSS，其柵極與漏極連接，并連接到第二PMOS管Mp2的漏極；該第二PMOS管Mp2，其源極連接到電源電壓VDD，其柵極與源極連接，并連接到第一PMOS管Mp1的源極，并給RC網絡輸入偏置電壓Vb；

上述90納米CMOS工藝下帶偏置電路的靜電放電箝位電路，其特征在于RC網絡中第一電容C1與第二電容C2串聯連接，且第一電容C1的另一端連接到地電壓VSS，第二電容C2的另一端連接到第三PMOS管Mp3的漏極；第三PMOS管Mp3作為電阻使用，其源極連接到電源電壓VDD，其柵極連接到偏置電壓Vb，其漏極連接到第二電容C2的一端，并給反相器輸如檢測電壓CLK；