[發(fā)明專利]用于鰭式場效應(yīng)晶體管器件的后柵極隔離區(qū)域形成方法

有效

• 申請?zhí)枺?/td>: 201310278544.X
• 申請日: 2013-07-04
• 公開（公告）號: CN103579007A
• 公開（公告）日: 2014-02-12
• 發(fā)明（設(shè)計）人: B·S·哈蘭;S·梅塔;T·E·斯坦戴爾特
• 申請（專利權(quán)）人: 國際商業(yè)機(jī)器公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/762;H01L21/76
• 代理公司: 北京市金杜律師事務(wù)所 11256
• 代理人: 酆迅

1.一種用于鰭式場效應(yīng)晶體管(finFET)器件形成的方法，所述方法包括：

在襯底上形成多個鰭；

在所述多個鰭之上形成柵極區(qū)域；并且

在形成所述柵極區(qū)域之后形成用于所述finFET器件的隔離區(qū)域，其中形成用于所述finFET器件的所述隔離區(qū)域包括執(zhí)行對所述多個鰭的子集的氧化和去除中的一種。

2.根據(jù)權(quán)利要求1所述的方法，其中形成用于所述finFET器件的所述隔離區(qū)域包括執(zhí)行對所述多個鰭的所述子集的氧化。

3.根據(jù)權(quán)利要求1所述的方法，其中形成用于所述finFET器件的所述隔離區(qū)域包括執(zhí)行對所述多個鰭的所述子集的去除。

4.根據(jù)權(quán)利要求1所述的方法，其中所述襯底包括絕緣體上硅(SOI)襯底，所述SOI襯底包括底部體襯底、位于所述底部體襯底上的掩埋氧化物(BOX)層和位于所述BOX層上的頂部硅層，并且其中所述多個鰭形成于所述SOI襯底的所述頂部硅層中。

5.根據(jù)權(quán)利要求1所述的方法，還包括在形成所述柵極區(qū)域之前在所述多個鰭之上沉積電介質(zhì)層，其中所述柵極區(qū)域形成于所述電介質(zhì)層上。

6.根據(jù)權(quán)利要求5所述的方法，其中所述電介質(zhì)層包括氧化物，并且其中沉積所述電介質(zhì)層包括保形原子層沉積。

7.根據(jù)權(quán)利要求5所述的方法，其中在所述多個鰭之上形成所述柵極區(qū)域包括：

在所述電介質(zhì)層之上沉積柵極材料；

平坦化所述柵極材料的頂表面；

在所述柵極材料之上沉積包括底部掩模層和頂部硬掩模層的兩層掩模；并且

蝕刻所述柵極材料以形成所述柵極區(qū)域，其中所述兩層掩模在蝕刻以形成所述柵極區(qū)域之后保留于所述柵極區(qū)域的頂部上。

8.根據(jù)權(quán)利要求7所述的方法，其中所述底部掩模層包括氮化物，并且所述頂部硬掩模層包括氧化物。

9.根據(jù)權(quán)利要求7所述的方法，其中所述底部掩模層包括氮化物，并且所述頂部硬掩模層包括氮化物。

10.根據(jù)權(quán)利要求7所述的方法，其中所述柵極區(qū)域包括虛設(shè)柵極，并且其中所述柵極材料包括多晶硅。

11.根據(jù)權(quán)利要求7所述的方法，其中所述柵極區(qū)域包括最終柵極，并且其中所述柵極材料包括在金屬層之上的硅層。

12.根據(jù)權(quán)利要求1所述的方法，還包括在形成所述隔離區(qū)域之前在所述柵極區(qū)域之上和在位于所述多個鰭上的電介質(zhì)層之上形成氮化物間隔物。

13.根據(jù)權(quán)利要求12所述的方法，其中在形成所述柵極區(qū)域之后形成用于所述finFET器件的隔離區(qū)域包括：

在所述氮化物間隔物之上形成隔離區(qū)域掩模；

使用所述隔離區(qū)域掩模來去除所述隔離區(qū)域中的所述氮化物間隔物以暴露所述多個鰭的所述子集；并且

執(zhí)行對所述多個鰭的所述暴露的子集的氧化和去除之一以形成所述隔離區(qū)域。

14.根據(jù)權(quán)利要求13所述的方法，其中所述柵極區(qū)域包括虛設(shè)柵極，并且其中形成所述隔離區(qū)域包括氧化。

15.根據(jù)權(quán)利要求13所述的方法，其中所述柵極區(qū)域包括最終柵極，并且其中形成所述隔離區(qū)域包括氧化。

16.根據(jù)權(quán)利要求13所述的方法，其中所述柵極區(qū)域包括虛設(shè)柵極，并且其中形成所述隔離區(qū)域包括去除。

17.根據(jù)權(quán)利要求13所述的方法，其中所述柵極區(qū)域包括最終柵極，并且其中形成所述隔離區(qū)域包括去除。

18.根據(jù)權(quán)利要求13所述的方法，還包括在執(zhí)行對所述多個鰭的所述暴露的子集的氧化或者去除之一之前從所述多個鰭的所述暴露的子集去除所述電介質(zhì)層。

19.根據(jù)權(quán)利要求14所述的方法，其中所述隔離區(qū)域掩模包括：

有機(jī)平坦化層(OPL)，位于所述氮化物間隔物的頂部上；

硅防反射涂層(SiArc)層，位于所述OPL之上；以及

光刻膠層，位于所述OPL的頂部上。

20.根據(jù)權(quán)利要求19所述的方法，其中所述光刻膠層位于所述finFET器件的有源區(qū)域的頂部上并且暴露所述隔離區(qū)域。