[發明專利]一種利用化學刻蝕露出TSV頭部的方法及相應器件

無效

• 申請號: 201310276354.4
• 申請日: 2013-07-01
• 公開（公告）號: CN103346120A
• 公開（公告）日: 2013-10-09
• 發明（設計）人: 王磊;張文奇
• 申請（專利權）人: 華進半導體封裝先導技術研發中心有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/48
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 常亮

技術領域

本發明屬于微電子技術領域，涉及一種半導體或固體器件的TSV頭部加工工藝，具體涉及一種利用化學刻蝕露出TSV頭部的方法以及通過該方法所制得的相應器件。

背景技術

隨著微電子技術的不斷進步，集成電路的特征尺寸不斷縮小，互連密度不斷提高。同時用戶對高性能低耗電的要求不斷提高。在這種情況下，靠進一步縮小互連線的線寬來提高性能的方式受到材料物理特性和設備工藝的限制，二維互連線的電阻電容（RC）延遲逐漸成為限制半導體芯片性能提高的瓶頸。硅穿孔（Through?Silicon?Via，簡稱TSV）工藝通過在晶圓中形成金屬立柱，并配以金屬凸點，可以實現晶圓（芯片）之間或芯片與基板間直接的三維互連，這樣可以彌補傳統半導體芯片二維布線的局限性。這種互連方式與傳統的堆疊技術（如鍵合技術）相比具有三維方向堆疊密度大、封裝后外形尺寸小等優點，從而大大提高芯片的速度并降低功耗。因此，TSV技術已經被廣泛認為是繼鍵合、載帶焊和倒裝芯片之后的第四代封裝技術，將逐漸成為高密度封裝領域的主流技術。

TSV是通過在芯片和芯片、晶圓和晶圓之間制作垂直導通孔，然后在導通孔內通過電鍍等方式沉積導電物質而實現互連的技術。具體來講，通過晶圓的背面減薄工藝，TSV從基板露頭，然后在TSV露出的金屬上形成凸點，此凸點與預先制備好的相鄰基板或芯片上對應的凸點（即焊球）進行電氣兼機械方式的連接。

關于TSV的制造工藝，TSV的孔深（比如50～150μm）遠遠小于襯底厚度（450～800μm），孔的形成可采用化學刻蝕、激光鉆孔或其它方法（比如RIE，Reactive?Ion?Etching，反應離子刻蝕）。孔一旦形成，需要在其孔壁及周圍形成一層介質層以實現電絕緣，之后在孔內填充導電物質（銅、鎢、多晶硅等）從而形成嵌入式TSV結構。TSV頭部往往指的是嵌入式TSV的底部。因為大多數導電填充物能夠降低少數載流子壽命，因此在TSV孔壁至少需要形成一層阻擋層。如果采用電鍍進行金屬填充，在阻擋層外還需要形成一層種子層。

之后采用傳統的減薄工藝在襯底背面去掉很深厚度的襯底（比如50～500μm）直至TSV頭部，從而暴露出末端的導電金屬。因為需要去掉較厚的襯底，背面減薄工藝需要較高的去除速率。為了降低機械損傷和避免污染，減薄之后可使用拋光工藝再去除幾個微米厚度的襯底。在TSV頭部與其他工件集成前需要在TSV頭部制造微凸點或其它互連導電層等。

該方法的缺點在于在對背面硅減薄至露出TSV孔的過程中，會引入導電性物質（該物質可能來源于研磨料中含有的金屬物質或TSV孔內銅離子），這將極大的降低少數載流子壽命。而且該方法很容易使TSV頭部受到損傷，降低IC性能、可靠性以及良率。

另一現有方法為：首先對硅背面進行減薄，減薄至一定厚度，此時TSV孔并未露出，然后利用化學刻蝕方法（干法或濕法）繼續刻蝕體硅，露出一定高度的TSV孔，之后再在露出的TSV頭部沉積一層或多層介質層（SiO₂、Si₃N₄等，生長方法可以是PECVD、LPCVD等），最后再利用化學或物理方法（plasma?or?CMP?et?al）將TSV頭部介質層去掉，露出TSV孔內的填充金屬，然后進行后續工藝（RDL和底料填充et?al）。該方法的缺點在于在TSV頭部沉積介質層后進行開窗刻蝕去掉介質層的過程中，采用的刻蝕方法會對TSV孔內銅產生腐蝕和氧化，需要額外工藝去除氧化銅。

發明內容

有鑒于此，本發明的目的在于提供一種利用化學刻蝕露出半導體或固體器件TSV頭部的方法以及通過該方法所制得的相應器件，能夠實現絕緣互連而不使用底填材料，并且其結構可實現同種襯底材料接觸。

為實現上述目的，本發明提供如下技術方案：

本發明利用化學刻蝕露出TSV頭部的方法，具體包括下述步驟：

1、提供具有一定厚度的襯底，所述襯底具有正面和背面以及包含至少一個TSV，所述TSV從所述襯底正面垂直延伸一定深度至襯底內部，其深度小于襯底厚度，所述TSV內壁依次形成介質層、阻擋層和導電填充層；

2、對所述襯底背面進行減薄，直至接近但未露出TSV底部，形成一層保護層，所述TSV底部距減薄后的襯底背面5～10μm；

3、在所述襯底背面進行圖形化，光刻曝光，開窗露出對準標記，化學刻蝕形成對準標記圖形化區域；