[發(fā)明專利]堆疊納米線MOS晶體管及其制作方法

在審

• 申請?zhí)枺?/td>: 201310274960.2
• 申請日: 2013-07-02
• 公開（公告）號: CN104282559A
• 公開（公告）日: 2015-01-14
• 發(fā)明（設計）人: 殷華湘;馬小龍;徐唯佳;徐秋霞;朱慧瓏
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/10;B82Y10/00
• 代理公司: 北京藍智輝煌知識產(chǎn)權代理事務所(普通合伙) 11345
• 代理人: 陳紅

技術領域

本發(fā)明涉及一種半導體器件及其制造方法，特別是涉及一種新型串珠狀的堆疊納米線MOS晶體管及其制作方法。

背景技術

在當前的亞20nm技術中，三維多柵器件（FinFET或Tri-gate）是主要的器件結構，這種結構增強了柵極控制能力、抑制了漏電與短溝道效應。

例如，雙柵SOI結構的MOSFET與傳統(tǒng)的單柵體Si或者SOI?MOSFET相比，能夠抑制短溝道效應（SCE）以及漏致感應勢壘降低（DIBL）效應，具有更低的結電容，能夠實現(xiàn)溝道輕摻雜，可以通過設置金屬柵極的功函數(shù)來調(diào)節(jié)閾值電壓，能夠得到約2倍的驅動電流，降低了對于有效柵氧厚度（EOT）的要求。而三柵器件與雙柵器件相比，柵極包圍了溝道區(qū)頂面以及兩個側面，柵極控制能力更強。進一步地，全環(huán)繞納米線多柵器件更具有優(yōu)勢。

環(huán)柵納米線器件雖然有更好的柵控作用，能更有效的控制短溝道效應，在亞14納米技術的縮減過程中更具優(yōu)勢，但是一個關鍵問題是由于微小的導電溝道，在等效硅平面面積內(nèi)不能提供更多的驅動電流。

例如，對于等效線寬1μm的器件而言，環(huán)柵納米線器件的尺寸要滿足：d*n+(n-1)*s＝1μm，并且π*d*n>1μm。其中，d為單個納米線（NW）的直徑，n為納米線的數(shù)目，s為納米線之間的間距。因此，對于直徑d分別為3、5、7、10nm的情形而言，納米線間距s必須分別小于6.4、10.6、15、21..4nm。也即，如果要獲得等同于體硅1um的柵寬，納米線器件的平行排列要非常的緊密。依據(jù)現(xiàn)有的FinFET曝光和刻蝕技術（Fin間距在60納米左右），制作這種極小間距的納米線立體排列結構是很難實現(xiàn)的。

在垂直方向上實現(xiàn)堆疊環(huán)柵納米線結構是提高晶體管驅動電流的有效方法，但在實現(xiàn)工藝（制作方法上）十分困難，與傳統(tǒng)工藝兼容并減少工藝成本面臨重大挑戰(zhàn)。例如，一種現(xiàn)有的實現(xiàn)堆疊納米線的是利用Si/SiGe多層異質(zhì)外延并進行選擇腐蝕，也即在埋氧層（BOX）上依次交替異質(zhì)外延多個Si與SiGe的層疊，然后通過例如濕法腐蝕等方法選擇性去除SiGe，從而留下Si納米線的堆疊。這種方法嚴重受制于外延薄層質(zhì)量的影響，極大的增加了工藝成本。另一方面，在單位footprint面積下，傳統(tǒng)結構（納米線堆疊之間有柵極填充，也即每個納米線四周均被HK/MG的柵極堆疊環(huán)繞）的堆疊納米線有效總電流較小，而在同一投影面積下，非堆疊納米線的鰭片（翅片，F(xiàn)in）的導通有效截面積（垂直于Fin或者納米線延伸方向截得，也即垂直于溝道方向）更大。

因此，需要尋找一種充分增大導電溝道有效寬度與有效截面積，從而提高總有效電流的新型納米線器件結構及其制造方法。

發(fā)明內(nèi)容

由上所述，本發(fā)明的目的在于克服上述技術困難，提出一種新型納米線器件結構及其制造方法，充分增大導電溝道有效寬度與有效截面積，從而提高總有效電流。

為此，本發(fā)明提供了一種堆疊納米線MOS晶體管制作方法，包括：在襯底上形成沿第一方向延伸的多個鰭片；在每個鰭片中形成由多個納米線上下層疊構成的串珠狀的納米線堆疊；在納米線堆疊上形成沿第二方向延伸的柵極堆疊結構；在柵極堆疊結構兩側形成源漏區(qū)，源漏區(qū)之間的納米線構成溝道區(qū)。

其中，在每個鰭片中形成納米線堆疊的步驟進一步包括：步驟a，側向刻蝕鰭片，在鰭片沿第二方向的側面形成凹槽；步驟b，沉積保護層，填充凹槽；以及，重復步驟a和步驟b，形成多個納米線。

其中，相鄰的納米線之間具有連接部。

其中，連接部和/或納米線截面的形狀包括矩形、梯形、倒梯形、圓形、橢圓形、Σ形、D形、C形及其組合。

其中，連接部的尺寸小于納米線自身尺寸的20％。

刻蝕鰭片的步驟選自以下之一或其組合：具有橫向刻蝕深度的各向同性的等離子體干法刻蝕；或者各向同性干法刻蝕與各向異性干法刻蝕的組合方法；利用不同晶向上選擇腐蝕的濕法腐蝕方法。

其中，形成多個納米線之后進一步包括：去除保護層，露出多個納米線；對納米線堆疊進行表面處理、圓化工藝。

本發(fā)明還提供了一種堆疊納米線MOS晶體管，包括：由多個納米線上下層疊構成的串珠狀的納米線堆疊，在襯底上沿第一方向延伸；多個柵極堆疊，沿第二方向延伸并且跨越了每個納米線堆疊；多個源漏區(qū)，位于每個柵極堆疊沿第二方向兩側；多個溝道區(qū)，由位于多個源漏區(qū)之間的納米線堆疊構成。

其中，相鄰的納米線之間具有連接部。