[發明專利]具有電阻性多晶路由的觸發器電路

有效

• 申請號: 201310272473.2
• 申請日: 2013-03-25
• 公開（公告）號: CN104079290B
• 公開（公告）日: 2018-10-19
• 發明（設計）人: 程志宏;王沛東
• 申請（專利權）人: 恩智浦美國有限公司
• 主分類號: H03K19/094
• 分類號: H03K19/094
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 劉倜

1.一種鎖存器電路，包括：

三態門，具有輸入、輸出，并且接收互補的控制信號；

反向三態門，具有輸入、輸出，并且與所述三態門共享所述互補的控制信號，其中所述反向三態門被配置成當所述三態門被關斷時鎖定所述三態門的輸出；

第一未摻雜多晶硅帶，用于產生所述互補的控制信號中的一個，以使得所述互補的控制信號中的所述一個的產生與所述互補的控制信號中的另一個的產生匹配；以及

第二未摻雜多晶硅帶，其作為反饋電阻器耦接在所述三態門的輸出和所述反向三態門的輸出之間。

2.權利要求1的所述鎖存器電路，其中所述第一未摻雜多晶硅帶和第二未摻雜多晶硅帶每一個均具有大于200歐姆的電阻。

3.權利要求1的所述鎖存器電路，其中所述三態門包括：

與高位和低位NMOS晶體管級聯布置的高位和低位PMOS晶體管，

其中所述三態門在低位PMOS晶體管和高位NMOS晶體管的柵電極處接收所述互補的控制信號，在高位PMOS晶體管和低位NMOS晶體管的柵電極處接收輸入信號，并且在低位PMOS晶體管和高位NMOS晶體管的漏電極處提供所述輸出。

4.權利要求1的所述鎖存器電路，其中所述三態門包括：

PMOS晶體管；以及

NMOS晶體管，其中NMOS晶體管的源極和漏極分別耦接至PMOS晶體管的漏極和源極，并且

其中，所述三態門在PMOS晶體管和NMOS晶體管的柵電極處接收所述互補的控制信號，在PMOS晶體管的源電極和NMOS晶體管的漏電極處接收輸入信號，以及在PMOS晶體管的漏電極和NMOS晶體管的源電極處提供輸出。

5.一種鎖存器電路，包括：

三態門，具有輸入、輸出，并且接收互補的控制信號；

反向三態門，具有輸入和輸出，該輸入連接至所述三態門的輸出，并且與所述三態門共享所述互補的控制信號；

反相器，連接在所述三態門的輸出和所述反向三態門的輸出之間，其中所述反向三態門在所述三態門被關斷時鎖定所述三態門的輸出；

第一未摻雜多晶硅帶，其接收時鐘信號，并基于所述時鐘信號產生所述互補的控制信號中的一個，其中所述互補的控制信號中的另一個也基于所述時鐘信號產生但不經第一未摻雜多晶硅帶而產生；以及

第二未摻雜多晶硅帶，其作為反饋電阻器耦接在所述三態門的輸出和所述反向三態門的輸出之間。

6.一種觸發器電路，包括：

第一鎖存器電路，具有：

第一三態門，具有輸入、輸出，并且接收互補的控制信號；和

第一反向三態門，具有輸入、輸出，并且與所述第一三態門共享所述互補的控制信號，其中所述第一反向三態門被配置成當所述第一三態門被關斷時鎖定所述第一三態門的輸出；和

第二鎖存器電路，其與所述第一鎖存器電路串聯，第二鎖存器電路具有：

第二三態門，其與所述第一三態門共享所述互補的控制信號，其中所述第二三態門被配置成處于與所述第一三態門相反的導通/關斷狀態；和

第二反向三態門，其與所述第一三態門共享相同的互補的控制信號，其中所述第二反向三態門被配置成當所述第二三態門被關斷時鎖定所述第二三態門的輸出，

其中所述互補的控制信號中的一個經第一未摻雜多晶硅帶而產生，所述互補的控制信號中的另一個不經第一未摻雜多晶硅帶而產生，并且所述第一反向三態門的輸出經由作為反饋電阻器的第二未摻雜多晶硅帶耦接至所述第一三態門的輸出，以及所述第二反向三態門的輸出經由作為反饋電阻器的第三未摻雜多晶硅帶耦接至所述第二三態門的輸出。

7.權利要求6的所述觸發器電路，其中所述第一、第二和第三未摻雜多晶硅帶中的每一個均具有大于200歐姆的電阻。