[發(fā)明專利]用于電阻型存儲器的感測放大器電路

在審

• 申請?zhí)枺?/td>: 201310272067.6
• 申請日: 2013-07-01
• 公開（公告）號: CN103531235A
• 公開（公告）日: 2014-01-22
• 發(fā)明（設計）人: Y.S.蕓;S.茶;C-K.金
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G11C16/06
• 分類號: G11C16/06;G11C11/56
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 金玉潔

技術領域

本發(fā)明構思涉及用于電阻型存儲器電路的感測放大器，更具體地涉及具有電流重新使用能力、高抗噪聲特性、而且在一些實施例中具有讀/重寫操作模式的感測放大器（sense?amplifier）。

背景技術

電阻型存儲器包括新一代非易失存儲器，并被預期在市場上變得更為流行。例如，電阻型存儲器可以包括自旋轉移扭矩（spin?transfer?torque，STT）磁阻隨機存取存儲器（magnetoresistive?random-access?memory，MRAM）、（非STT種類的）MRAM、憶阻器RAM、ReRAM、CBRAM，等等。

圖1A是根據現有技術的感測放大器的電路圖。參考圖1A，鎖存電路由MOS晶體管M1、M2、M3和M4構成。MOS晶體管M5和M6分別對應于讀電流源IR1和參考電流源IR2。感測放大器由MOS晶體管M7和M8構成。讀電路15的操作包括：（a）預充電模式，（b）放大模式，和（c）鎖存+重寫模式。下面參考圖1B到圖1D描述這些模式。在初始狀態(tài)中，來自開關控制器的控制信號Φ1、Φ2和Φ3被置于低（“L”）狀態(tài)。

根據現有技術，圖1B到圖1D是圖1A的電路圖的和不同操作階段相關聯(lián)的等效電路圖。

圖1B示出了預充電模式中的等效電路。控制信號Φ2被置于高（“H”）狀態(tài)以便開始對讀電流路徑預充電。預充電電流從預充電晶體管M5和M6（PMOS晶體管），通過起到鎖存電路的一部分作用的交叉耦合的晶體管M3和M4（NMOS晶體管）以及圖1A的鉗位晶體管M11和M12（NMOS晶體管），流到MRAM單元13和參考單元13’。在預充電模式和穩(wěn)定狀態(tài)中，讀數據Out和/Out被預充電晶體管M5和M6以及均衡晶體管Meq（PMOS晶體管）設置在接近電源電壓VDD的電壓。因此，晶體管M1和M2處于截止（off）狀態(tài)，并且包括晶體管M1到M4的鎖存電路不工作。

圖1C示出了放大模式中的等效電路。控制信號Φ1被置于“H”，并且晶體管M5、M6和Meq被截止。數據Out和/Out從電源電壓VDD降低了晶體管M1和M2的閾值電壓，通過包括MOS晶體管M1到M4的鎖存電路的正反饋放大，并且數據Out和/Out被確定。此時，讀電流路徑和鎖存電路的驅動電流路徑相同，并且控制信號Φ1達到“H”，以使操作從預充電模式連續(xù)地轉換到放大模式。盡管在放大模式期間存在于整個電路中，但是鉗位晶體管M11和M12在圖1C中未示出。

圖1D示出了在鎖存+重寫模式中的等效電路。如圖1D中所示，當輸出Out和/Out之間的電壓差足夠大時，控制信號Φ3被置于“H”以便導通升壓（boost）晶體管M7和M8，并且包括晶體管Ｍ1到Ｍ4的鎖存電路的放大被加大。當來自鎖存電路的輸出，即數據Out和/Out被確定時，執(zhí)行重寫。

在電阻型存儲器中使用的常規(guī)感測放大器技術可能遇到問題。例如，由于位線和參考線使用的是單獨的線和平行電流，因此常規(guī)感測放大器可能遭受過量的電流使用。結果，電流消耗可能高得無法接受。同時，現有技術中的感測放大器技術的抗噪聲性可能低得無法接受。

當試圖發(fā)展與電阻型存儲器相關聯(lián)的感測放大器技術時，存在其他獨特的挑戰(zhàn)。例如，在MRAM型存儲單元（memory?cell）中，當試圖感測“1”還是“0”被存儲在存儲單元中時，如果感測放大器導致過量電流流過MRAM存儲單元，則可能發(fā)生破壞性讀取或者“讀干擾”問題。換句話說，存儲單元的值可能被意外地從“1”切換到“0”，或者從“0”切換到“1”。

避免讀干擾問題的一種方法是使感測放大器減小讀電流。但是，這種方法的意外的副作用可能包括更慢的響應時間、輸出信號電平的降低、數據讀取速率的降低，以及對有害電磁噪聲和其他干擾的更高敏感性。這種性能退化是不期望的。而且，這種電磁噪聲自身對于存儲在單元中的數據或者感測放大器輸出信號可能是破壞性的。

人們期望提供一種用于電阻型存儲器的提供低電流消耗、強大的抗噪聲性、可接受的低電源電壓、快速響應時間、以及讀/重寫能力的感測放大器電路。

發(fā)明內容