[發明專利]一種目標芯片中多個晶體管的測試方法

有效

• 申請號: 201310268477.3
• 申請日: 2013-06-28
• 公開（公告）號: CN103364660A
• 公開（公告）日: 2013-10-23
• 發明（設計）人: 邵康鵬;鄭勇軍;歐陽旭
• 申請（專利權）人: 杭州廣立微電子有限公司
• 主分類號: G01R31/00
• 分類號: G01R31/00
• 代理公司: 浙江永鼎律師事務所 33233
• 代理人: 王梨華;陳麗霞

技術領域

本發明涉及芯片測試領域，尤其涉及了一種目標芯片中多個晶體管的測試方法。

背景技術

隨著微電子技術的發展，目前集成電路進入了超深亞微米的時代，這使得電子器件的特征尺寸越來越小，芯片規模越來越大，數千萬甚至超過10億門的電路可以集成在單一的芯片上。半導體工藝已經發展到了28nm，對應版圖的最小線寬越來越小，而芯片的規模越來越大，復雜度越來越高。目前的主流的光刻技術是198nm光刻技術，在系統芯片的生產過程中，會有很多因素會影響到產品成品率，這些因素包括工藝過程中造成的各種短路、斷路等情況，量化這些因素對成品率的影響非常重要。因此，如何減少制造過程中的缺陷，提高成品率，成為了擺在半導體設計和制造公司面前的嚴峻的問題。

目前提高成品率的方法主要有：

（1）光學臨近效應矯正技術：光學臨近效應在先進工藝下表現更加明顯，通過光刻機產生的晶圓上的圖形和實際的版圖會有差異，從而容易造成缺陷。因此這一技術在生產之前，通過矯正技術矯正掩膜版上的圖形，使得最終的生產出來的圖形和原始的版圖一致。

（2）測試芯片技術：針對半導體生產的各個工藝環節可能存在的導致缺陷的問題，通過將測試結構進行大量的數據實驗設計，設計出測試芯片版圖，再將測試芯片制造出來進行測試并且將測試數據進行數據分析，找到工藝線中引起缺陷的原因，從而提高成品率。測試芯片自然是針對工藝線中引起缺陷的原因設計的，由大量的測試結構組成。設計測試結構有兩個辦法：（a）通過設計參數化單元，并進行數據試驗設計；（b）在已有的芯片版圖里找出需要測試的位置。

（3）可制造性設計（DFM）：芯片設計的過程中，引入一些制造規則，考慮可制造性。減小系統缺陷，從而提高成品率。

上述三種方法中，測試芯片技術是最為普遍應用的技術。制造測試芯片需要創建測試結構，目前工業界采取的方法是參考產品芯片版圖里面需要注意的位置和圖案，這些位置和圖案包括了用戶所要探究的影響成品率的因素，然后手動的產生測試結構，手動產生測試芯片模板，然后通過儀器實現對測試芯片模板進行電氣測試。

手動產生測試結構需要手動地切割芯片版圖，或者在版圖編輯器里面編輯包括所需測試位置區域的版圖。因為所需測量的影響良品率的位置的數量非常多，因此手動產生測試結構的不足之處是：（1）產品里面的所需測量的位置非常的多，甚至幾千個，手動產生測試模式需要大量的時間；（2）手動產生測試結構容易出錯。

手動產生測試芯片模板是將焊盤排成陣列的形式，測試結構擺放在焊盤之間，進行手動擺放和布線后，測試機通過焊盤來進行電氣測試。手動產生測試芯片模板流程中的不足之處是：（1）測試結構非常的多，可以是幾千個到上萬個，手動擺放和布線產生測試芯片模板需要大量的時間；（2）手動擺放和布線容易出錯；（3）面積利用率很低，測試成本非常的高昂。

綜上所述，實有必要發明一種新的測試芯片版圖的生成方法，以解決上述問題。

發明內容

本發明針對現有技術存在的不足，提供了一種目標芯片中多個晶體管的測試方法。

為了解決上述技術問題，本發明通過下述技術方案得以解決：

一種目標芯片中多個晶體管的測試方法，在目標芯片上自動選取自定義的晶體管，并在晶體管關鍵層上添加連接層，使被測晶體管與外面測試儀連接并接受測量。關鍵層是指技術人員需要測試的必須保留下來的層，主要是指晶體管所在層。若原版圖中有合適用來添加焊盤的層和包含引腳的層，則這個層也可以保留。

作為優選，添加的連接層為金屬層。

作為優選，添加的連接層包括金屬層和接觸層。金屬層是必須添加的，接觸層視情況而定。

作為優選，一種目標芯片中多個晶體管的測試方法，包括以下步驟：

步驟一：在產品版圖中輸入晶體管的坐標信息，確定所需測試位置；

步驟二：自動抓取晶體管并保留關鍵層；

步驟三：自動識別引腳；

步驟四：自動添加焊盤；

步驟五：確定引腳與焊盤之間的一一對應關系，同時完成晶體管引腳到焊盤的布線；

步驟六：流片測試。

抓取晶體管后，識別晶體管中的引腳，然后為不存在焊盤的引腳添加焊盤，最終實現晶體管引腳到焊盤的布線。

作為優選，在步驟一中，在晶體管自動抓取過程中，清除了用于晶體管相互關聯的金屬層及相關層，保留晶體管的關鍵層。

作為優選，在步驟三中，通過自動算法完成芯片的自動識別引腳。