[發(fā)明專利]一種基于ARM內(nèi)核的集成攝像頭系統(tǒng)

無效

• 申請?zhí)枺?/td>: 201310266180.3
• 申請日: 2013-06-28
• 公開（公告）號(hào): CN103338326A
• 公開（公告）日: 2013-10-02
• 發(fā)明（設(shè)計(jì)）人: 時(shí)磊
• 申請（專利權(quán)）人: 徐州黑白龍工程尼龍有限公司
• 主分類號(hào): H04N5/225
• 分類號(hào): H04N5/225
• 代理公司: 南京縱橫知識(shí)產(chǎn)權(quán)代理有限公司 32224
• 代理人: 薛伯奇

?

技術(shù)領(lǐng)域

本發(fā)明涉及一種攝像頭系統(tǒng)，具體涉及一種基于ARM內(nèi)核的集成攝像頭系統(tǒng)，屬于智能圖像裝置技術(shù)領(lǐng)域。

?

背景技術(shù)

目前，數(shù)碼相機(jī)產(chǎn)品自普及以來，一直艱難的在圖像質(zhì)量和智能速率尋求平衡以滿足消費(fèi)者的需求。雖然數(shù)碼相機(jī)與傳統(tǒng)相機(jī)都是基于光學(xué)原理實(shí)現(xiàn)成像的，但由于所使用的感光介質(zhì)不同，數(shù)碼相機(jī)更偏重于光電的轉(zhuǎn)化，是光學(xué)、機(jī)械、電子一體化的高科技產(chǎn)品。

常用的智能數(shù)碼相機(jī)設(shè)計(jì)方法是：單片機(jī)陣列，但是采用單片機(jī)陣列處理速度較慢，處理圖像出現(xiàn)延時(shí)的狀況，通常體積和能耗較大；且攝像頭質(zhì)量達(dá)不到標(biāo)，不能集成化自處理圖像，造成圖像抗干擾能力差。

因此，為解決上述技術(shù)問題，確有必要提供一種結(jié)構(gòu)新穎的基于ARM內(nèi)核的集成攝像頭系統(tǒng)，以克服現(xiàn)有技術(shù)中的所述缺陷。

?

發(fā)明內(nèi)容

為解決上述問題，本發(fā)明的目的在于提供一種處理速率快，圖像實(shí)時(shí)性，且精度高的基于ARM內(nèi)核的集成攝像頭系統(tǒng)。

為實(shí)現(xiàn)上述目的，本發(fā)明采取的技術(shù)方案為：一種基于ARM內(nèi)核的集成攝像頭系統(tǒng)，其包括CMOS圖像傳感模塊、差分總線接收器、FPGA門陣列、HPI模塊、ARM處理單元、圖像存儲(chǔ)模塊以及USB接口模塊；其中，所述CMOS圖像傳感模塊、差分總線接收器、FPGA門陣列、HPI模塊、ARM處理單元依次連接；所述圖像存儲(chǔ)模塊、USB接口模塊分別和ARM處理單元雙向?qū)印?!-- SIPO -->

本發(fā)明的基于ARM內(nèi)核的集成攝像頭系統(tǒng)進(jìn)一步設(shè)置為：所述USB接口模塊為USB?3.0接口模塊。

本發(fā)明的基于ARM內(nèi)核的集成攝像頭系統(tǒng)還設(shè)置為：所述CMOS圖像傳感模塊為800線素的CMOS圖像傳感模塊。

與現(xiàn)有技術(shù)相比，本發(fā)明具有如下有益效果：本發(fā)明的基于ARM內(nèi)核的集成攝像頭系統(tǒng)采用FPGA專用集成電路特點(diǎn)、ARM內(nèi)核高處理速率且易于硬件實(shí)現(xiàn)的優(yōu)點(diǎn)，與外界設(shè)備易于數(shù)據(jù)傳輸，滿足圖像實(shí)時(shí)性和高精度的要求，設(shè)計(jì)方案有廣泛的適應(yīng)性。

?

附圖說明

圖1是本發(fā)明的基于ARM內(nèi)核的集成攝像頭系統(tǒng)的原理圖。

?

具體實(shí)施方式

請參閱說明書附圖1所示，本發(fā)明為一種基于ARM內(nèi)核的集成攝像頭系統(tǒng)，其由CMOS圖像傳感模塊1、差分總線接收器2、FPGA門陣列3、HPI模塊4、ARM處理單元5、圖像存儲(chǔ)模塊6以及USB接口模塊7等幾部分組成。

其中，所述CMOS圖像傳感模塊1、差分總線接收器2、FPGA門陣列3、HPI模塊4、ARM處理單元依次連接5。所述CMOS圖像傳感模塊1為800線素的CMOS圖像傳感模塊1。所述圖像存儲(chǔ)模塊6、USB接口模塊7分別和ARM處理單元5雙向?qū)印Ｋ鯱SB接口模塊7為USB?3.0接口模塊7。

進(jìn)一步的，所述CMOS圖像傳感模塊1、差分總線接收器2構(gòu)成了圖像的采集、傳輸接收單元，所述FPGA門陣列3、HPI模塊4、ARM處理單元5、圖像存儲(chǔ)模塊6構(gòu)成圖像信號(hào)的預(yù)處理、核心處理、存儲(chǔ)單元，所述USB接口模塊7與外部設(shè)備構(gòu)成傳輸、通訊單元。

本發(fā)明的基于ARM內(nèi)核的集成攝像頭系統(tǒng)的設(shè)計(jì)原理如下：所述CMOS圖像傳感模塊1采集圖像信號(hào)，所述差分總線接收器2接收上述模擬信號(hào)，所述模擬信號(hào)經(jīng)過FPGA門陣列3預(yù)處理，通過HPI模塊4傳輸給ARM處理單元5，進(jìn)一步進(jìn)行圖像的高層處理，所述圖像存儲(chǔ)模塊6存儲(chǔ)經(jīng)ARM處理單元5處理后的圖像，外部設(shè)備可通過USB接口模塊7訪問圖像存儲(chǔ)模塊6內(nèi)部信息。所述HPI模塊4用于FPGA門陣列3和ARM處理單元5連接，使兩者之間信號(hào)傳輸速度能夠協(xié)調(diào)，傳輸數(shù)據(jù)不至丟失；所述ARM處理單元5高層處理法為列向閾值法，對圖像自上而下進(jìn)行閾值判邊緣，當(dāng)遇到第一達(dá)到閾值的像素點(diǎn)時(shí)，中止對該列的搜索，開始新一列的搜索，直到整幅圖像搜索完。

以上的具體實(shí)施方式僅為本創(chuàng)作的較佳實(shí)施例，并不用以限制本創(chuàng)作，凡在本創(chuàng)作的精神及原則之內(nèi)所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本創(chuàng)作的保護(hù)范圍之內(nèi)。