[發明專利]用于在計算機系統中傳遞中斷的技術

有效

• 申請號: 201310264335.X
• 申請日: 2009-10-28
• 公開（公告）號: CN103399833B
• 公開（公告）日: 2017-07-04
• 發明（設計）人: K·蒂魯瓦魯;R·帕塔薩拉蒂;J·B·克羅斯蘭;S·考什克;L·胡德
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F13/24
• 分類號: G06F13/24;G06F15/163
• 代理公司: 上海專利商標事務所有限公司31100
• 代理人: 張東梅

本申請是申請日為2009年10月28日、申請號200910207971.2、名稱為“用于在計算機系統中傳遞中斷的技術”的申請的分案申請。

技術領域

本發明的實施方式一般涉及信息處理領域，更具體涉及在計算系統和微處理器中傳遞中斷的領域。

背景技術

隨著處理器包含更多異類或同類計算核、且計算機系統包含更多處理器，對中斷的管理越來越困難。某些現有技術已經使用存儲器映射輸入/輸出（MMIO）方案來管理中斷，其中處理器或核（在此一般稱為“代理”）通過為中斷通信信息特別保留的存儲器（例如DRAM）區傳遞中斷信息。例如，其中要對高級可編程中斷控制器（APIC）編程的一種現有的中斷傳遞技術可通過MMIO區將要編程的信息傳遞至APIC。

通過MMIO向/從APIC傳遞中斷信息會具有若干缺點，這些缺點會隨著代理數量的增多從而中斷通信量的增多而加劇。例如，MMIO訪問會要求與APIC相關聯的存儲器區與非高速緩存（UC）的訪問屬性映射，這具有與其相關聯的高性能開銷。該UC接口還加強串行化行為，而這并不為APIC寄存器的大子集所需。

使用MMIO接口還需要使用后寫入語義并提供對APIC的讀和寫的排序控制有限的代理，這會影響在基本中斷相關指令所需的讀/寫次數較多的情況下發送中斷的效率。例如，在某些現有技術的MMIO實現中，經由處理器間的中斷（IPI）將中斷從一個處理器發送至另一個處理器在軟件不需要保證中斷已經離開本地APIC時可能需要1次UC讀和2次UC寫，或在軟件需要保證中斷已經離開本地APIC時可能需要2次UC讀和2次UC寫。

使用現有技術的MMIO接口會限制為中斷傳遞高效地提供系統軟件所需機制的能力。具體示例包括：改變中斷優先級的操作，這在某些現有技術實現中可通過系統軟件向任務優先級寄存器（TPR）寫入來實現；以及“中斷結束”（EOI）操作，這可通過系統軟件向APIC的EOI寄存器寫入來實現。系統軟件可能需要這些操作的完成與任何重排優先級操作的完成相關聯，從而在這些操作之前確定發送的任何中斷在這些操作之后立即結束。在缺少這些保證的情況下，系統軟件會使用低效的基于輪詢的機制，這會增加APIC通信量。

使用基于MMIO的中斷信息還會影響計算機系統中的其它部件。例如，使用現有技術的MMIO中斷通信接口技術會增加APIC訪問虛擬化的虛擬化復雜程度和開銷。例如，用于訪問中斷控制器的指令可能需要使用虛擬機監控器（VMM）來支持計算機系統中的虛擬化。之前討論的關于MMIO操作的開銷會與VMM用來進入和離開系統中的虛擬機的開銷混合。

最后，當通過MMIO連接時，檢測和加強APIC接口中的保留位會具有高實現成本，尤其是當使用APIC的代理數量增加時。某些現有技術中斷傳遞技術可能限制將保留位位置用于未來的可擴展體系結構，因為遺產軟件可能不正確地對寄存器之一進行寫入。

至少因為上述原因，某些現有技術中斷傳遞技術，包括使用MMIO傳遞中斷信息的那些技術可能不適合支持多核處理器中處理核的數量的增加或多處理器系統中處理器的數量的增加。

附圖說明

本發明的實施方式在各附圖中是作為實施例而非作為限制示出的，在附圖中相同的附圖標記指代相同的元素，并且其中：

圖1示出其中可以使用本發明的至少一個實施方式的微處理器的框圖；

圖2示出其中可以使用本發明的至少一個實施方式的共享總線計算機系統的框圖；

圖3示出其中可以使用本發明的至少一個實施方式的點對點互連計算機系統的框圖；

圖4示出其中可以實現本發明的至少一個實施方式的邏輯的框圖；

圖5是可用于執行本發明的至少一個實施方式的操作的流程圖。

具體實施方式