[發明專利]介電常數可調的銅互連層間介質之制造方法無效
| 申請號： | 201310262994.X | 申請日： | 2013-06-27 |
| 公開（公告）號： | CN103325730A | 公開（公告）日： | 2013-09-25 |
| 發明（設計）人： | 曾林華;任昱;呂煜坤;張旭升 | 申請（專利權）人： | 上海華力微電子有限公司 |
| 主分類號： | H01L21/768 | 分類號： | H01L21/768 |
| 代理公司： | 上海思微知識產權代理事務所(普通合伙) 31237 | 代理人： | 陸花 |
| 地址： | 201203 上海市*** | 國省代碼： | 上海;31 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 介電常數 可調 互連 介質 制造 方法 | ||
1.一種介電常數可調的銅互連層間介質之制造方法，其特征在于，所述介電常數可調的銅互連層間介質之制造方法包括：
執行步驟S1：在前功能層上依次淀積第一阻擋層、低介電常數介質層，以及低介電常數介質層之覆蓋層；
執行步驟S2：通過光刻、刻蝕形成用于金屬銅填充的所述介質層溝槽；
執行步驟S3：對所述介質層溝槽外圍的低介電常數介質層進行氧化處理，以獲得所述側壁氧化膜；
執行步驟S4：在所述介質層溝槽內淀積銅擴散阻擋層、進行金屬銅填充，并經過化學機械研磨，以形成所述銅互連線；
執行步驟S5：通過濕法刻蝕去除所述介質層溝槽兩側的側壁氧化膜，以形成所述溝槽；
執行步驟S6：在所述低介電常數介質層之異于所述第一阻擋層的一側淀積第二阻擋層，以在所述低介電常數介質層和所述第二阻擋層之間形成所述空氣隔離。
2.如權利要求1所述的介電常數可調的銅互連層間介質之制造方法，其特征在于，所述第一阻擋層和所述第二阻擋層為SiCN。
3.如權利要求1所述的介電常數可調的銅互連層間介質之制造方法，其特征在于，所述低介電常數介質層為SiCOH。
4.如權利要求1所述的介電常數可調的銅互連層間介質之制造方法，其特征在于，所述低介電常數介質層之覆蓋層為二氧化硅或者氮氧化硅的其中之一。
5.如權利要求1所述的介電常數可調的銅互連層間介質之制造方法，其特征在于，所述銅擴散阻擋層為TaN。
6.如權利要求1所述的介電常數可調的銅互連層間介質之制造方法，其特征在于，對所述介質層溝槽外圍的低介電常數介質層進行氧化處理，以獲得所述側壁氧化膜，進一步包括利用O2或者CO2氣體生成的氧離子將所述低介電常數介質層的Si-C鍵、Si-H鍵、Si-CH3鍵打斷，形成所述Si-O鍵。
7.如權利要求1所述的介電常數可調的銅互連層間介質之制造方法，其特征在于，通過控制所述氧化處理工藝，制備不同厚度的側壁氧化膜，進而調整所述空氣間隔的大小和比例，實現不同的介電常數。
8.如權利要求1所述的介電常數可調的銅互連層間介質之制造方法，其特征在于，在通過濕法刻蝕去除所述介質層溝槽兩側的側壁氧化膜，以形成所述溝槽的過程中，所述濕法刻蝕工藝具有對所述低介電常數介質層、銅互連線，以及銅擴散阻擋層的高選擇比刻蝕速率。
9.如權利要求1所述的介電常數可調的銅互連層間介質之制造方法，其特征在于，在所述低介電常數介質層之異于所述第一阻擋層的一側淀積第二阻擋層，以在所述低介電常數介質層和所述第二阻擋層之間形成所述空氣隔離的過程中，所述第二阻擋層的淀積工藝對所述空氣隔離無填充。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于上海華力微電子有限公司，未經上海華力微電子有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201310262994.X/1.html，轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件；其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置；專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理；集成電路器件或其特殊部件的制造
