[發明專利]一種基于FPGA的PCI Express數據傳輸控制方法

無效

• 申請號: 201310262462.6
• 申請日: 2013-06-27
• 公開（公告）號: CN103324593A
• 公開（公告）日: 2013-09-25
• 發明（設計）人: 吳偉林;李承鏞;楊宇航;黃耀;何戎遼
• 申請（專利權）人: 成都林海電子有限責任公司
• 主分類號: G06F13/38
• 分類號: G06F13/38
• 代理公司: 成都金英專利代理事務所(普通合伙) 51218
• 代理人: 袁英

技術領域

本發明涉及一種基于FPGA的PCI?Express數據傳輸控制方法。

背景技術

FPGA（Field－Programmable?Gate?Array），即現場可編程門陣列，作為專用集成電路（ASIC）領域中的一種半定制電路而出現，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。與傳統邏輯電路和門陣列（如PAL，GAL及CPLD器件）相比，FPGA具有不同的結構，FPGA利用小型查找表（16×1RAM）來實現組合邏輯，每個查找表連接到一個D觸發器的輸入端，觸發器再來驅動其他邏輯電路或驅動I/O，由此構成了既可實現組合邏輯功能又可實現時序邏輯功能的基本邏輯單元模塊，這些模塊間利用金屬連線互相連接或連接到I/O模塊。FPGA的邏輯是通過向內部靜態存儲單元加載編程數據來實現的，存儲在存儲器單元中的值決定了邏輯單元的邏輯功能以及各模塊之間或模塊與I/O間的聯接方式，并最終決定了FPGA所能實現的功能，FPGA允許無限次的編程。

利用FPGA來實現PCI?Express的最大理由是它的可重構性。對PCI?Express這種新技術，規格處在不斷變化的階段，當規格變更時，通過可重構性可對應的更改，對原設計進行軟件編程來實現版本的升級。采用一些FPGA內置高速收發器模塊和可編程結構，如Xilinx的Virtex系列，其內置高速收發器(Rocket?IOTMGTP收發器)可以支持PCI?Express協議所需的2.5Gbps速率，8B／10B編解碼能從數據中可靠地提取時鐘，實現時鐘恢復，可以降低成本和難度，減少設計難度和周期。

目前市場上很少有公開的PIPE?Core的傳輸層的數據傳輸控制具體的技術，目前已知的一些控制技術存在以下問題：

1、速度不高，主機驅動程序和設備間的數據交換速度僅能達到150MBytes/s；

2、接口不同，市場上的產品采用的是記錄有傳輸雙方起始地址和長度的控制塊的結構，其特點是適應性較好，但是有3個缺點：1）接口的數據寬度不夠，不符合我公司產品大容量數據傳輸的要求；2）接口要在驅動和設備上占用內存，不符合我公司產品數據傳輸的要求；3）準備時間長，間接影響了速度；

3、擴展性差，僅能使用FPGA內部RAM，不能方便地使用各種內存。

發明內容

本發明的目的在于克服現有技術的不足，提供一種數據傳輸速度高，接口的數據寬度可自定義，符合大容量數據傳輸的要求，接口在驅動和設備上不占用內存，不影響驅動和設備的工作效率；傳輸控制準備時間短，提高傳輸速度的一種基于FPGA的PCI?Express數據傳輸控制方法。

本發明的目的是通過以下技術方案來實現的：一種基于FPGA的PCI?Express數據傳輸控制方法，它包括以下步驟：

S1：輸入時鐘信號clock和復位信號reset；

S2：如果reset復位信號輸入線為高電平，則狀態機狀態變為master，并執行以下操作：

S201允許數據交換請求；

S202允許新一輪數據傳輸；

S203：節拍計數器清零；

S3：允許進行數據傳輸后，立刻響應以下操作，此過程中狀態機狀態保持master狀態：

S301：檢查數據傳輸接口狀態是否有一個或多個數據傳輸請求，若有多個數據傳輸請求，則從最高級別請求開始響應；

S302：配置要傳輸的slave模塊；

S303：數據傳輸模式控制；

S304：執行數據傳輸；

S305：節拍計數器計數；

S4：數據傳輸完成后，數據傳輸模式變為結束傳輸模式，結束數據傳輸；

S5：reset復位信號輸入線為低電平以后，狀態機立刻響應slave輸入控制操作，轉化為slave狀態，執行以下操作：

S501：slave狀態設置；

S502：被動執行其他master的操作，但不計數，也不轉換數據傳輸模式。

所述的步驟S303中的數據傳輸模式控制包括單數據傳輸、增量傳輸、4拍傳輸、4拍增量傳輸、8拍傳輸、8拍增量傳輸、16拍傳輸、16拍增量傳輸中的任意一種。

本發明的有益效果是：

1、數據傳輸速度高，主機驅動程序和設備間的數據交換速度能達到172MBytes/s,?即使RAM接口變化也能保持傳輸速度不變化；

2、接口的數據寬度可自定義，符合大容量數據傳輸的要求，接口在驅動和設備上不占用內存，不影響驅動和設備的運行速度；傳輸控制準備時間短，提高傳輸速度；