[發明專利]半導體器件的形成方法、MIM電容的形成方法

有效

• 申請號: 201310261434.2
• 申請日: 2013-06-26
• 公開（公告）號: CN103346067B
• 公開（公告）日: 2017-02-22
• 發明（設計）人: 黎坡
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L21/02
• 分類號: H01L21/02;H01L21/768
• 代理公司: 北京集佳知識產權代理有限公司11227
• 代理人: 駱蘇華

1.一種半導體器件的形成方法，其特征在于，包括：

提供基底；

在所述基底上形成第一層間介質層，并形成貫穿所述第一層間介質層的第一金屬互連層和第二金屬互連層，所述第一金屬互連層和第二金屬互連層之間存在距離；

在所述第一層間介質層、第一金屬互連層和第二金屬互連層上形成第二層間介質層，并在所述第一金屬互連層上形成貫穿所述第二層間介質層的第一金屬插塞，在所述第二金屬互連層上形成貫穿所述第二層間介質層的第二金屬插塞；

在所述第二層間介質層、第一金屬插塞和第二金屬插塞上形成第一導電材料層；

在所述第一金屬互連層上方的第一導電材料層上形成電容介電層；

在所述電容介電層和第一導電材料層上形成第二導電材料層；

對位于所述第一金屬互連層和所述第二金屬互連層之間第一層間介質層上方的第二導電材料層和第一導電材料層進行刻蝕，至暴露出所述第二層間介質層；其中，所述第一導電材料層的材料為鈦、鉭、氮化鈦和氮化鉭中的一種或幾種組合，所述第二導電材料層的材料為鋁。

2.如權利要求1所述的半導體器件的形成方法，其特征在于，其特征在于，在所述電容介電層和第一導電材料層上形成第二導電材料層之前，還包括：在所述電容介電層和第一導電材料層上形成第一粘附材料層；在形成所述第二導電材料層之后，還包括：在所述第二導電材料層上形成第二粘附材料層。

3.如權利要求2所述的半導體器件的形成方法，其特征在于，所述第一粘附材料層和第二粘附材料層的材料為鈦、鉭、氮化鈦和氮化鉭中的一種或幾種組合；所述第一粘附材料層和第二粘附材料層的厚度范圍為100埃～1000埃。

4.如權利要求1所述的半導體器件的形成方法，其特征在于，形成所述第一導電材料層的方法為物理氣相沉積工藝，形成所述第二導電材料層的方法為物理氣相沉積工藝。

5.如權利要求1所述的半導體器件的形成方法，其特征在于，所述第二導電材料層的厚度范圍為0.2微米～4微米。

6.如權利要求1所述的半導體器件的形成方法，其特征在于，所述電容介電層的材料為氧化硅或者氮化硅；形成所述電容介電層包括：在所述第一導電材料層上形成電容介電材料層；在所述第一金屬互連層上方的所述電容介電材料層上形成第一掩膜層；以所述第一掩膜層為掩模，對所述電容介電材料層進行刻蝕，至剩余位于所述第一金屬互連層上方的電容介電材料層，以形成電容介電層；去除所述第一掩膜層。

7.如權利要求1所述的半導體器件的形成方法，其特征在于，對位于所述第一金屬互連層和所述第二金屬互連層之間第一層間介質層上方的第二導電材料層和第一導電材料層進行刻蝕，至暴露出所述第二層間介質層時，還包括：去除位于所述電容介電層邊緣上方的第二導電材料層，直至暴露出預定寬度的所述電容介電層邊緣。

8.如權利要求7所述的半導體器件的形成方法，其特征在于，所述預定寬度大于500埃。

9.一種MIM電容的形成方法，其特征在于，包括：

提供基底；

在所述基底上由下至上依次形成第一導電層、電容介電層和第二導電層，所述第一導電層的材料為鈦、鉭、氮化鈦和氮化鉭中的一種或幾種組合，所述第二導電層的材料為鋁。

10.如權利要求9所述的MIM電容的形成方法，其特征在于，在所述電容介電層上形成第二導電層之前，還包括：在所述電容介電層上形成第一粘附層；在形成所述第二導電層之后，還包括：在所述第二導電層上形成第二粘附層。

11.如權利要求10所述的MIM電容的形成方法，其特征在于，所述第一粘附層和第二粘附層的材料為鈦、鉭、氮化鈦和氮化鉭中的一種或幾種組合；所述第一粘附層和第二粘附層的厚度范圍為100埃～1000埃。

12.如權利要求9所述的MIM電容的形成方法，其特征在于，形成所述第一導電層的方法為物理氣相沉積工藝，形成所述第二導電層的方法為物理氣相沉積工藝。

13.如權利要求9所述的MIM電容的形成方法，其特征在于，所述第二導電層的厚度范圍為0.2微米～4微米。

14.如權利要求9所述的MIM電容的形成方法，其特征在于，所述介電材料為氧化硅或者氮化硅。

15.如權利要求9所述的MIM電容的形成方法，其特征在于，在所述基底上形成所述第一導電層之前，還包括：在所述基底上形成第一層間介質層，并形成貫穿所述第一層間介質層的金屬互連層；在所述第一層間介質層和金屬互連層上形成第二層間介質層，并形成貫穿所述第二層間介質層且與所述金屬互連層連接的金屬插塞；所述第一導電層位于所述第二層間介質層和所述金屬插塞上。