[發明專利]片上網絡資源節點存儲器的內建自測試結構和自測試方法

有效

• 申請號: 201310261284.5
• 申請日: 2013-06-27
• 公開（公告）號: CN103310850A
• 公開（公告）日: 2013-09-18
• 發明（設計）人: 許川佩;陶意;萬春霆;孫義軍;梁光發
• 申請（專利權）人: 桂林電子科技大學
• 主分類號: G11C29/12
• 分類號: G11C29/12
• 代理公司: 桂林市持衡專利商標事務所有限公司 45107
• 代理人: 歐陽波

技術領域

本發明涉及片上網絡(Network-on-chip，NoC)測試技術領域，具體涉及片上網絡資源節點存儲器的內建自測試結構和自測試方法。

背景技術

隨著半導體工藝的進步和SoC(System-on-chip，SoC)技術的不斷完善，SoC技術已成為本世紀集成電路的主要設計技術。但是，其在設計方法、體系結構方面已經暴露出局限性，尤其當SoC中所包含的IP核數目增至成千上萬的時候，現有的以總線結構為通信基礎的SoC技術面臨著在性能、功耗、延時和可靠性等方面的巨大挑戰。出現的問題具體表現為以下三個方面：

1.總線結構的地址空間有限從而導致其擴展性差的問題。

2.總線結構采用分時通訊從而導致通信效率較低，總線上多個用戶同時共享總線資源，在某一時刻在一條總線上進行通信的用戶數量不能超過一對。

3.總線結構由于采用全局同步的通信機制導致的功耗和面積的問題。

為了解決以上的問題，NoC的概念在世紀初由瑞典皇家科學院提出。其核心思想是借鑒并移植計算機網絡中的概念和方法，用于多個子系統(現有規模的SoC或者IP)的集成。NoC采用分組交換技術替代傳統的總線通信方式，實現了計算與通信的分離，每一個資源節點都工作在自己的時鐘域，而不同的資源節點之間則通過OCN(Open?Computer?Network)進行異步通訊，從而解決了龐大的時鐘樹所帶來的功耗、面積以及片上通信的瓶頸問題，并解決了時鐘同步問題。

NoC使用網絡替代總線有如下特點：

1.具有良好的地址空間可擴展性，理論上可以集成的資源節點的數目不受限制；

2.提供良好的并行通訊能力，從而提高數據吞吐率及整體性能；

3.使用全局異步局部同步機制(Globally?Asynchronous?Locally?Synchronous，GALS)，每一個資源節點都工作在自己的時鐘域，而不同的資源節點之間則通過OCN進行異步通訊，很好的解決了總線結構單一時鐘同步的問題，從而徹底解決了龐大的時鐘樹所帶來的功耗和面積問題。

自集成電路誕生之日起，設計方法、制造方法和測試方法始終是集成電路發展不可分割的3個組成部分。但在集成電路發展的早期，人們更多的注意力集中在設計和制造領域，而且早期的集成電路邏輯設計與工藝技術相對簡單，因此測試方法學的研究曾一度處于一個不被重視的地位。隨著NoC體系結構和設計方法的提出，基于NoC的微系統芯片測試技術的研究正受到越來越多的重視，由于存儲器IP核在NoC系統中的大量使用，如何對NoC系統中存儲器進行高速有效的測試也成為了當下的一個熱點的問題。

傳統的測試技術由于檢測過程復雜、耗時、費用高、故障檢測率低，已不能滿足日益復雜的集成電路所需。

內建自測試（英文為Built-in?Self?Test，其縮寫BIST）技術克服了上述缺點，它作為新型可測性設計方法能有效解決傳統技術以及邊界掃描技術無法解決的問題。由于BIST不是在外部測試設備中存儲測試矢量，而是將測試激勵電路和響應分析電路加在被測電路中，利用被測電路的一部分完成電路本身的測試功能。BIST具有測試生成過程短、測試過程復雜程度低和故障檢測率高等優點，并且能節約測試成本，縮短測試時間，提高系統使用的可靠性。

目前已有大量總線結構芯片SoC存儲器的內建自測試的設計出現，但尚未見對NoC系統中存儲器采用內建自測試方法的報道。

發明內容

本發明所要解決的技術問題是提供一種片上網絡系統存儲器的內建自測試結構及自測試方法，其具有測試結構簡單、故障覆蓋率高、資源使用率低、低功耗和擴展性強的特點。

本發明設計的片上網絡資源節點存儲器的內建自測試結構，所述片上網絡為基于FPGA的芯片，若干路由器由外部通道相互連接，構成的路由器網絡，其結構為規則的2維網格拓撲結構，NoC中的路由器采用基于虛通道技術的蟲洞數據交換機制，路由算法采用源路由算法，各路由器配有資源網絡接口，資源網絡接口為雙向的數據流向接口，各資源網絡接口經雙向內部通道分別連接資源節點，資源節點為IP核，或片外的通用存儲器SRAM等。其中一個路由器R2經資源網絡接口連接的片外通用存儲器SRAM為待測試的資源節點存儲器。

資源節點存儲器的內建自測試結構包括BIST控制器、BIST接口、測試圖形生成器和測試響應分析器，BIST控制器建立于FPGA芯片，測試圖形生成器和測試響應分析器。路由器R2的資源網絡接口內嵌BIST接口，源路由器R1的資源網絡節點內嵌測試圖形生成器和測試響應分析器。