[發(fā)明專利]用于三維芯片電源地網(wǎng)絡的分層仿真方法

無效

• 申請?zhí)枺?/td>: 201310259480.9
• 申請日: 2013-06-26
• 公開（公告）號: CN103310070A
• 公開（公告）日: 2013-09-18
• 發(fā)明（設計）人: 陶帥;陳曉明;汪玉;楊華中
• 申請（專利權）人: 清華大學
• 主分類號: G06F17/50
• 分類號: G06F17/50
• 代理公司: 北京清亦華知識產(chǎn)權代理事務所(普通合伙) 11201
• 代理人: 張大威

技術領域

本發(fā)明涉及電子設計與自動化技術領域，特別涉及一種用于三維芯片電源地網(wǎng)絡的分層仿真方法。

背景技術

隨著工藝進步，傳統(tǒng)的二維芯片設計會遇到一些瓶頸，例如不斷增大的片上互聯(lián)延遲和泄露功耗等。三維集成電路（3D?IC）通過在垂直方向上引入穿過硅的通孔（Through-Silicon-Via，TSV），將傳統(tǒng)的二維芯片在垂直方向上堆疊起來，可以減小片上互聯(lián)線的長度，增加芯片間的I/O端口數(shù)目，提高數(shù)據(jù)傳輸帶寬。另外，三維集成電路還具有支持異構集成和較小的外形尺寸等優(yōu)勢，逐漸成為下一代集成電路的發(fā)展方向。

特征尺寸和電源電壓不斷降低，電源地網(wǎng)絡的設計在芯片設計流程中變得越來越關鍵。具體加載在電路終端的供電電壓，會對電路的性能指標，例如電路功耗和信號延遲等，產(chǎn)生重大的影響。然而，電源地網(wǎng)絡的分析是一項非常具有挑戰(zhàn)性的任務，在現(xiàn)在的芯片中可能存在數(shù)百萬個電源地節(jié)點，它們組成的網(wǎng)絡的仿真分析會占用大量的時間和資源。圖2A是二維芯片中電源地網(wǎng)絡的電路結構示意圖，電源地金屬線建模成電感Lseg和電阻Rseg的串聯(lián)，片上去耦電容為Cd，功能電路的電流分布為圖中的Is。三維芯片的供電系統(tǒng)在二維芯片的基礎上引入了電源地TSV，在垂直方向上將各層芯片的電源地網(wǎng)絡連接成一個整體，如圖2B所示。

電源地網(wǎng)絡的仿真分析大體分為直流分析和瞬態(tài)分析兩部分。在直流分析中，忽略電路中的電容和電感，電源地網(wǎng)絡包含電阻、電流源和電壓源器件，直流仿真的主要目的是得到靜態(tài)條件下各個電源地節(jié)點的電壓值；在瞬態(tài)分析中，電源地網(wǎng)絡建模成一個完全的RLC網(wǎng)絡，瞬態(tài)仿真的主要目的是得到各個電源地節(jié)點電壓隨時間的變化曲線和瞬態(tài)噪聲。

在當今的芯片設計中，電源地網(wǎng)絡中的節(jié)點數(shù)目可能高達幾十兆，因此矩陣方程組的求解過程會非常耗時和耗資源。對于二維芯片的電源地網(wǎng)絡，考慮到龐大的節(jié)點數(shù)目，學術界已經(jīng)在其高效仿真方法上面做了大量的工作，例如代數(shù)多重網(wǎng)格做預條件的共軛梯度方法（AMG-PCG）、混合多重網(wǎng)格方法（HMD）和類多重網(wǎng)格方法（Multigrid-like）等，另外，Min?Zhao,Rajendran?V.Panda,Sachin?S.Sapatnekar,and?David?Blaauw?“Hierarchical?Analysis?of?Power?Distribution?Networks”,IEEE?transactions?on?computer-aided?design?of?integrated?circuits?and?systems,VOL.21,NO.2,Pages:159-168,FEBRUARY2002提出了一種適合于二維芯片的電源地網(wǎng)絡的分層次仿真方法，該方法使用宏模型來克服仿真規(guī)模所帶來的挑戰(zhàn)。

在三維芯片的電源地網(wǎng)絡中，TSV作為垂直互聯(lián)線，將所所堆疊的芯片的電源地網(wǎng)絡連接成一個整體，芯片間的電源耦合更加密切，網(wǎng)絡規(guī)模也是二維情況下的數(shù)倍，這些特征都使得三維電源地網(wǎng)絡的仿真更加具有挑戰(zhàn)性，研究適合于三維電源地網(wǎng)絡的仿真方法顯得非常有必要。

在學術界已經(jīng)有部分關注三維電源地網(wǎng)絡的建模和快速仿真方法，例如緊致的物理模型建模（compact?physical?model）和頻域模型降維（Model?Order?Reduction，MOR）等方法，然而，這些方法將三維芯片的電源地網(wǎng)絡視為一個整體，所建立的方程組Gx=I中的未知量的數(shù)目，是三維芯片中各層芯片的電源地節(jié)點數(shù)目之和，這大大增加了仿真的復雜度。

另外，如文章Xiang?Hu,Thomas?Toms,Riko?Radojcic,Matt?Nowak,Nick?Yu?and?Chung-Kuan?Cheng,”Enabling?Power?Distribution?Network?Analysis?Flows?for3D?ICs”3D?Systems?Integration?Conference(3D?IC),2010IEEE?International,pp1-4,2010的所述，當三維集成電路各層的芯片來自不同的廠商時，各層芯片間的數(shù)據(jù)共享需求和不同廠商的產(chǎn)權保護需求之間會存在矛盾。

發(fā)明內(nèi)容

本發(fā)明旨在至少解決現(xiàn)有技術中存在的技術問題之一。

為此，本發(fā)明的目的在于提出一種可以并行地對各層進行仿真計算，提高計算效率，降低仿真的復雜度的用于三維芯片電源地網(wǎng)絡的分層仿真方法。