[發明專利]一種FPGA片上低功耗系統有效
| 申請號: | 201310258547.7 | 申請日: | 2013-06-26 |
| 公開(公告)號: | CN103346779A | 公開(公告)日: | 2013-10-09 |
| 發明(設計)人: | 何弢 | 申請(專利權)人: | 成都鴻芯紀元科技有限公司 |
| 主分類號: | H03K19/177 | 分類號: | H03K19/177 |
| 代理公司: | 成都高遠知識產權代理事務所(普通合伙) 51222 | 代理人: | 李高峽;全學榮 |
| 地址: | 610041 四川省成都市*** | 國省代碼: | 四川;51 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 fpga 片上低 功耗 系統 | ||
1.一種FPGA片上低功耗系統,其特征在于:包括參考電壓電路、上電復位模塊、DLL電源模塊、SRAM電源模塊;所述參考電壓電路提供1.2V和1.8V的雙電壓基準,所述上電復位模塊包括一個在芯片電源上升到1.6V時發出上電復位的POR脈沖信號的上電復位電路,所述DLL電源模塊包括一個為DLL延遲鏈提供2V電壓的穩壓器,所述SRAM電源模塊從芯片電源VDD通過電壓變換得到另一電壓SRAMVDD,所述SRAMVDD電壓高于電壓VDD,電壓SRAMVDD和電壓VDD分別加在不同的SRAM單元上,SRAMVDD電壓同時加在SRAM單元的PMOS晶體管的源端和PMOS晶體管的襯底上。
2.根據權利要求1所述的FPGA片上低功耗系統,其特征在于:所述上電復位模塊還包括用于確保POR信號的復位有效性的復位信號檢測電路,所述復位信號檢測電路連接上電復位電路和SRAM單元。
3.根據權利要求1所述的FPGA片上低功耗系統,其特征在于:所述DLL電源模塊包括依次連接的單位增益緩沖器、低通濾波器和穩壓器;所述單位增益緩沖器還連接參考電壓電路,所述穩壓器為DLL延遲鏈的緩沖器獨立供電。
4.根據權利要求1所述的FPGA片上低功耗系統,其特征在于:所述SRAM電源模塊包括第一電壓比較器、第二電壓比較器、環形振蕩器、電荷泵;所述第一電壓比較器連接參考電壓電路,還連接環形振蕩器,所述第二電壓比較器連接上電復位模塊,還連接電荷泵,所述環形振蕩器還連接電荷泵,所述電荷泵為SRAM單元提供能量。
5.根據權利要求3所述的FPGA片上低功耗系統,其特征在于:所述參考電壓電路以帶隙基準源為核心組成,利用芯片的全局電源中輸入的2.5V電壓和PNP晶體管的帶隙特性產生穩定的1.2V基準電壓。
6.根據權利要求3所述的FPGA片上低功耗系統,其特征在于:所述穩壓器為帶有反饋和補償功能的直流電源。
7.根據權利要求2所述的FPGA片上低功耗系統,其特征在于:所述復位信號檢測電路為SRAM構成的POR信號復位驗證電路,將上電復位電路的信號送到不同電源供電的SRAM構成的POR復位驗證電路,并將SRAM的儲存值作為輸出。
8.根據權利要求1所述的FPGA片上低功耗系統,其特征在于:所述SRAMVDD電壓為3.3V,VDD電壓為2.5V,其中,BRAM中的SRAM的電源為VDD,其余SRAM的電源為SRAMVDD。
9.根據權利要求1所述的FPGA片上低功耗系統,其特征在于:所述FPGA芯片的電源包括芯片的內部電壓VDD(1)、I/O電路輸出緩沖器電壓VCCO(2)、SRAM的電源電壓SRAMVDD(3)、DLL電路延遲鏈的電源電壓DLLVDD(4)、I/O輸入傳輸管電壓IOPUMP(5);所述VDD(1)分布于整個FPGA芯片,所述VCCO(2)、IOPUMP(5)分布在FPGA芯片的四邊,所述SRAMVDD(3)分布在FPGA芯片的中央區域,所述DLLVDD(4)分布在FPGA芯片的四個角上。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于成都鴻芯紀元科技有限公司,未經成都鴻芯紀元科技有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310258547.7/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:用于解調器的可轉換均衡器
- 下一篇:微功耗工頻脈寬調制開關電源





