[發明專利]一種細間距POP式封裝結構和封裝方法

在審

• 申請號: 201310258430.9
• 申請日: 2013-06-25
• 公開（公告）號: CN103346131A
• 公開（公告）日: 2013-10-09
• 發明（設計）人: 黃衛東;陸原;孫鵬;耿菲;陳波;楊建偉;王宏杰
• 申請（專利權）人: 華進半導體封裝先導技術研發中心有限公司
• 主分類號: H01L23/13
• 分類號: H01L23/13;H01L21/48
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 唐靈;常亮

技術領域

本發明涉及集成電路封裝領域，具體地，是一種疊層封裝技術（POP）中形成細間距封裝結構和封裝方法。

背景技術

隨著微電子技術的不斷進步，集成電路的特征尺寸不斷縮小，互連密度不斷提高。同時用戶對高性能低耗電的要求不斷提高。在這種情況下，靠進一步縮小互連線的線寬來提高性能的方式受到材料物理特性和設備工藝的限制，二維互連線的電阻電容（RC）延遲逐漸成為限制半導體芯片性能提高的瓶頸。

芯片的堆疊是提高電子封裝高密化的主要途徑之一，作為目前封裝高密集成的主要方式，POP(package?on?package，疊層封裝)得到越來越多的重視。一個典型的兩層POP設計如圖1所示，下封裝體13通過焊球12的回流過程焊接到上封裝體11的下面，更多層的POP設計可以重復如上過程。為了避免下封裝體上的芯片和上封裝體產生干擾，下封裝體13周邊的焊球12直徑一般設計為大于芯片的高度，但是如此設計就增加了焊球12及其間距的尺寸，這與封裝技術的高密集成要求相背。

因此在美國專利號：US7671457的專利文獻中記載了使用TMV(Through?Mold?Via，灌封通孔)技術來實現細間距POP封裝工藝。如圖2所示，該封裝結構包括上封裝體11’、下封裝體12’，以及位于上下封裝體之間的塑封膠13’。TMV技術是通過在塑封膠13’上進行激光打孔，制作出貫穿塑封膠13’的細孔30’，然后在細孔30’中進行金屬填充，實現上下封裝體的電連接。然而TMV技術的不足之處在于要用激光對塑封完的產品做破壞性打孔，相關步驟較多，包括塑封、打孔、灌焊料、貼合等，實現過程較復雜。

因此，有必要提出一種新的細間距POP封裝工藝，以解決現有技術中實現過程過去復雜的問題。

發明內容

有鑒于此，本發明的目的在于提出一種細間距POP式封裝結構和封裝方法，該封裝結構和封裝方法具有結構簡單、易于制作的特點。

根據本發明的目的提出的一種細間距POP式封裝結構，包括上下兩個互連的封裝體，上、下封裝體之間有電互通，所述上封裝體的基板為上基板、下封裝體的基板為下基板，所述上基板和下基板中的至少一塊上開設有凹槽，該凹槽對應下基板的芯片封裝區，一個或多個芯片以倒裝方式貼裝于該下基板的芯片封裝區內，并與下基板形成電互通，在凹槽以外的區域對應上、下封裝體的互連區，該互連區上設有若干焊球，上基板與下基板之間通過所述焊球形成互連，該互連形成至少一個電連接，上基板與下基板的間隙內還設有填充物。

優選的，所述凹槽開設在下基板的上表面，所述一個或多個芯片以倒裝方式貼裝于該凹槽中。

優選的，所述凹槽開設在上基板底面，所述一個或多個芯片封裝在下基板上表面對應所述凹槽的下方。

優選的，所述上基板底面和下基板上表面同時開設凹槽，所述下基板的一個或多個芯片被封裝在該兩個凹槽的相對空間內。

優選的，所述上基板上設有一個或多個芯片，當多個芯片時，所述多個芯片以并排或疊層的方式封裝在所述上基板的上表面。

優選的，所述上封裝體的上方還設有一個或多個封裝體。

優選的，所述下封裝體的下方與另一個或多個封裝體互連，或者與一塊PCB互連，并至少形成一個電連接。

優選的，所述填充物為環氧助焊劑。

同時本發明還提出了一種細間距POP式封裝方法，包括上封裝體的制作工藝、下封裝體的制作工藝以及上、下封裝的互連工藝，

所述下封裝體的制作工藝或者上封裝體的制作工藝中包括在下基板或者上基板上開設凹槽的步驟，所述凹槽對應在下基板的芯片安裝區，所述上封裝體的制作工藝中還包括在上基板上植入細間距焊球的步驟，所述細間距焊球對應在所述凹槽之外的區域。

優選的，還包括在下封裝體底面互連另一個或多個封裝體，或者互連一塊PCB板的步驟，或者在上封裝體的上表面互連另一個或多個封裝體的步驟。

本發明的細間距POP式封裝結構，通過在上下基板上開設凹槽，將下基板的芯片封裝在凹槽對應的區域內，使得上下基板之間的間距被大大縮短，如此一來，能夠使得原本需要大于芯片封裝厚度的焊球尺寸被縮減，從而大大減少該焊球間的間距。與現有技術相比，本發明的技術方案結構簡單，易于制作，且由于避免了破壞性打孔，使得產品的品質得到提升。

附圖說明