[發明專利]數據寫入方法、存儲器控制器與存儲器存儲裝置

有效

• 申請號: 201310257907.1
• 申請日: 2013-06-26
• 公開（公告）號: CN104252317B
• 公開（公告）日: 2017-06-06
• 發明（設計）人: 陳慶聰;梁鳴仁
• 申請（專利權）人: 群聯電子股份有限公司
• 主分類號: G06F3/06
• 分類號: G06F3/06;G06F11/08
• 代理公司: 北京市柳沈律師事務所11105
• 代理人: 史新宏

技術領域

本發明涉及一種用于可復寫式非易失性存儲器的數據寫入方法及使用此方法的存儲器控制器與存儲器存儲裝置。

背景技術

數字相機、手機與MP3在這幾年來的成長十分迅速，促使消費者對存儲介質的需求也急遽增加。由于可復寫式非易失性存儲器(rewritable non-volatile memory)具有數據非易失性、低耗電、體積小、無機械結構且讀寫速度快等特性，最適合用在便攜式電子產品，例如手機、個人數字助理與筆記型計算機等。因此，近年來，快閃存儲器產業成為電子產業中相當熱門的一環。

傳統上，快閃存儲器存儲裝置的快閃存儲器控制器配置有緩沖存儲器，并且從主機系統接收到寫入指令與多筆數據時，快閃存儲器控制器會先將此些數據暫存于緩沖存儲器，然后再依據物理頁面排列順序依序將數據寫入至對應的物理頁面中。然而，在同一條字線上的物理頁面彼此會有耦合關系，因此，如果一個物理頁面發生編程錯誤，與此物理頁面具耦合關系的另一個物理頁面上的數據可能會遺失。例如，一個物理區塊包括多個物理頁面組，且每一物理頁面組包括一個下物理頁面與一個上物理頁面。當一個物理頁面組的上物理頁面發生物理編程錯誤時，其下物理頁面上的數據也可能會遺失。特別是，根據快閃存儲器所規范的物理頁面編程順序，可能是連續對數個下物理頁面進行編程后才對數個上物理頁面進行程序。因此，在執行一個寫入指令(以下稱為第一寫入指令)后，經常會發生某些物理頁面組中僅下物理頁面被寫入數據的暫態，并且此些某些物理頁面組中的上物理頁面可能在執行下一個寫入指令(以下稱為第二寫入指令)才會被寫入數據。在此例子中，倘若執行第二寫入指令已將數據寫入上物理頁面時發生編程錯誤，執行第一寫入指令所寫入至下物理頁面的數據可能亦遺失。為了避免數據遺失，快閃存儲器控制器會在緩沖存儲器中保留此些數據，直到確保數據不會因其他物理頁面的編程而遺失才會從緩沖存儲器中移除。基此，現有快閃存儲器存儲系統需配置有大容量的緩沖存儲器，造成快閃存儲器存儲系統的體積無法縮小，且制造成本增加。特別是，如果在配置多顆快閃存儲器晶粒的存儲器存儲系統中，需要更多的緩沖存儲器容量來暫存此些主機系統所寫入的數據。

發明內容

本發明提供一種用于可復寫式非易失性存儲器模塊的數據寫入方法、存儲器控制器與存儲器存儲裝置，其能夠減少在執行寫入指令時所需的緩沖存儲器空間，同時避免數據遺失。

本發明范例實施例提出一種用于可復寫式非易失性存儲器模塊的數據寫入方法，其中此可復寫式非易失性存儲器模塊具有至少一存儲器晶粒，此至少一存儲器晶粒包括多個物理抹除單元，每一物理抹除單元包括多個物理編程單元。本數據寫入方法包括：從主機系統中接收第一寫入指令與對應此寫入指令的第一數據并且將第一數據暫存至緩沖存儲器中，其中此第一數據包括多個子數據串。本數據寫入方法還包括從緩沖存儲器中將此些子數據串傳送至可復寫式非易失性存儲器模塊以寫入此些子數據串至至少一第一物理抹除單元中；根據此些子數據串之中至少一部分子數據串來產生同位信息；以及將此同位信息存儲在緩沖存儲器中并且從緩沖存儲器中移除此第一數據。

在本發明的一范例實施例中，上述根據此些子數據串之中至少一部分子數據串來產生上述同位信息的步驟包括：依據所有的子數據串來產生上述同位信息。

在本發明的一范例實施例中，上述每一物理抹除單元的物理編程單元包括多個下物理編程單元與多個上物理編程單元，寫入數據至下物理編程單元的速度快于寫入數據至上物理編程單元。并且，上述根據此些子數據串之中至少一部分子數據串來產生上述同位信息的步驟包括：根據存儲此些子數據串的物理編程單元識別此些子數據串之中的至少一第一子數據串以及根據此至少一第一子數據串產生該同位信息，其中此至少一第一子數據串被存儲在此些下物理編程單元之中的至少一第一下物理編程單元并且對應此至少一第一下物理編程單元的至少一第一上物理編程單元未存儲數據。

在本發明的一范例實施例中，上述數據寫入方法，還包括：在將上述同位信息存儲在緩沖存儲器中并且從緩沖存儲器中移除上述第一數據之后，從主機系統接收第二寫入指令與對應第二寫入指令的第二數據。

在本發明的一范例實施例中，上述數據寫入方法還包括：判斷從緩沖存儲器中將第二數據寫入至上述至少一第一物理抹除單元中時是否發生編程錯誤；以及倘若發生編程錯誤時，使用存儲在緩沖存儲器中的同位信息解碼存儲在上述至少一第一物理抹除單元中的至少一部分子數據串來校正上述至少一部分子數據串中的至少一錯誤子數據串。