[發明專利]一種基于模塊化的多模分頻器

無效

• 申請號: 201310253283.6
• 申請日: 2013-06-24
• 公開（公告）號: CN103297037A
• 公開（公告）日: 2013-09-11
• 發明（設計）人: 肖津津;黃水龍;譚茗;武振宇;胡家杰;高振東;張海英
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H03K23/66
• 分類號: H03K23/66
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 任巖

1.一種基于模塊化的多模分頻器，其特征在于，該多模分頻器包括多級分頻結構(302)、擴展分頻范圍的電路模塊(304)和輸入數字控制位模塊(306)，該多級分頻結構(302)由多個邏輯結構相同的除2/除3分頻單元構成，其中所述多級分頻結構(302)與所述擴展分頻范圍的電路模塊(304)串聯連接，并通過與輸入數字控制位模塊(306)產生的邏輯高低電平相互作用，實現寬分頻范圍。

2.根據權利要求1所述的基于模塊化的多模分頻器，其特征在于，所述多級分頻結構(302)，用于產生連續的整數分頻比，覆蓋有限的分頻范圍；該多級分頻結構(302)中的多個除2/除3分頻單元之間串聯連接，每一級除2/除3分頻單元的輸入時鐘來自前一級除2/除3分頻單元分頻后的輸出時鐘，并將其輸出的控制信號反饋到前一級的控制信號輸入端。

3.根據權利要求2所述的基于模塊化的多模分頻器，其特征在于，對于每一級除2/除3分頻單元，其包括第一D觸發器(314)、第二D觸發器(316)、第一與門(318)、第二與門(320)和與非門(322)，其中：

第一D觸發器(314)的Q端與第二與門(320)的輸入端連接，同時作為除2/除3分頻單元分頻后的輸出信號端，其端與第一與門(318)輸入端連接，數據輸入端D接收來自第一與門(318)的輸出信號；

第二D觸發器(316)的Q端與所述的與非門(322)輸入端連接，同時作為除2/除3分頻單元的控制信號輸出端，其數據輸入端D接收來自第二與門(320)的輸出信號；

第二與門(320)的另一輸入端由輸入控制信號提供；

與非門(322)的另一輸入端由輸入數字位控制，且其輸出端與第一與門(318)的另外一輸入端相連接。

4.根據權利要求3所述的基于模塊化的多模分頻器，其特征在于，所述第一D觸發器(314)和所述第二D觸發器(316)的輸入時鐘信號作為除2/除3分頻單元被分頻信號，由外界信號同時輸入，為同步觸發器方式。

5.根據權利要求3所述的基于模塊化的多模分頻器，其特征在于，所述第一D觸發器(314)和所述第二D觸發器(316)采用高速的結構形式，由3級三態驅動器組成，其中每一級都采用兩個互為反信號的時鐘信號共同控制三態驅動器的導通狀態，第一級是由兩個鐘控三態驅動器和一個反相器組成，為主級部分，第二、三級為從級部分。

6.根據權利要求5所述的基于模塊化的多模分頻器，其特征在于，

當CLK_P為高電平，CLK_N為低電平時，第一個三態驅動器導通，此時反相器開始采樣D的數據，第二級和第三級處于高阻模式，即保持狀態，由寄生電容保持電路的狀態；

當CLK_P為低電平，CLK_N為高電平時，第一級在前一階段采樣的數據開始向輸出傳遞，此時從級部分相當于兩個反相器，第一級處于保持狀態。

7.根據權利要求1所述的基于模塊化的多模分頻器，其特征在于，所述擴展分頻范圍的電路模塊(304)，用于配合輸入數字控制位模塊(306)輸出的數字控制位來擴展分頻范圍。

8.根據權利要求7所述的基于模塊化的多模分頻器，其特征在于，該擴展分頻范圍的電路模塊(304)由多個邏輯門單元和多個除2/除3分頻單元構成，邏輯門單元包括或門和非門，通過數字控制位的狀態和邏輯門單元的作用，在擴展分頻范圍的電路模塊(304)中選擇除2/除3分頻單元的級數，并與所述多級分頻結構(302)相串聯。

9.根據權利要求1所述的基于模塊化的多模分頻器，其特征在于，所述輸入數字控制位模塊(306)，用于將產生的邏輯高低電平作用于每級除2/除3分頻單元的數字位控制端及邏輯門輸入端，實現模2或模3的分頻功能。

10.根據權利要求1所述的基于模塊化的多模分頻器，其特征在于，該多模分頻器對分頻比的調節方式是，將所要實現的分頻比轉換成二進制形式，然后將該二進制串加到分頻器相應的數字控制位輸入端即可實現所需的分頻比。