[發明專利]改善柵氧化層表面均勻度的方法

無效

• 申請號: 201310253236.1
• 申請日: 2013-06-24
• 公開（公告）號: CN103441064A
• 公開（公告）日: 2013-12-11
• 發明（設計）人: 張紅偉
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28
• 代理公司: 上海申新律師事務所 31272
• 代理人: 竺路玲

技術領域

本發明涉及半導體MOS器件的制造工藝領域，尤其涉及一種改善柵氧化層表面均勻度的方法。?

背景技術

目前，隨著超大規模集成電路(VLSI)和特大規模集成電路(ULSI)的快速發展，對器件加工技術提出越來越嚴格的要求，而由于柵氧化層的制備工藝是半導體制造工藝中的關鍵技術，會直接影響和決定器件的電學特性和可靠性，尤其是MOS器件特征尺寸進入納米時代，其對柵氧化層（Gate?Oxide）的要求相應的也就更加嚴格。?

在現有的半導體制程技術中，淺槽隔離（Shallow?Trench?Isolation，簡稱STI）是主流的半導體器件隔離結構，它有著節約面值，隔離效果良好的特點，被廣泛應用在各類深亞微米半導體制程中。?

但是，由于在淺槽隔離構中淀積的填充氧化硅，其熱膨脹系數和有源區的硅有一定的差別，在后續的熱過程工藝中，會造成淺槽隔離結構和有源區的邊界處存在一定的應力；另外，為保證好的隔離效果，淺槽隔離結構中的填充氧化硅通常稍高于有源區；在進行后續的工藝中，上述的兩個因素均會對器件產生負面的影響，即淺溝槽隔離結構和有源區之間存在的應力差和高度差均會造成后續生長柵氧化層時，在淺槽隔離結構和有源區的邊界處的薄膜生長速度比其他地方慢，導致出現明顯的沿著淺槽隔離結構邊緣的氧化硅厚度比有源區中間的氧化硅薄，而不均勻的柵氧化層則會導致不均勻的晶體管閾值電壓，進而造成在器件的漏電流和柵氧化層之間的關系曲線中出現駝峰現象，使得晶體管的亞閾特性變差，漏電流大幅增大，嚴重影響其所形成器件的電學性能；同時，在后續的制造工藝中也容易因柵氧化層厚度的不均勻造成形成柵極結構后的光刻或蝕刻工藝產生缺陷，降低產品的性能和良率。?

發明內容

本發明公開了一種改善柵氧化層表面均勻度的方法，其中，包括以下步驟：?

提供一硅片；?

對所述硅片進行預清洗工藝；?

于所述硅片的表面制備第一柵氧化層；?

部分去除所述第一柵氧化層，以定義核心柵氧化層區域；?

采用原位水蒸氣氧化工藝于所述核心柵氧化層區域制備核心柵氧化層；?

制備多晶硅層覆蓋所述核心柵氧化層和剩余的第一氧化層的表面；?

繼續后續的柵極結構制備工藝。?

上述的改善柵氧化層表面均勻度的方法，其中，還包括：?

于所述定義核心柵氧化層區域工藝步驟后，對所述硅片進行再清洗工藝，并繼續采用原位水蒸氣氧化法制備所述核心柵氧化層。?

上述的改善柵氧化層表面均勻度的方法，其中，采用干氧氧化工藝制備所述第一柵氧化層。?

上述的改善柵氧化層表面均勻度的方法，其中，依次采用光刻工藝和濕法刻蝕工藝刻蝕所述第一柵氧化層至所述硅片的表面，以形成所述核心柵氧化層區域凹槽。?

上述的改善柵氧化層表面均勻度的方法，其中，采用原位水蒸氣氧化工藝于所述核心柵氧化層區域制備核心柵氧化層工藝步驟包括：?

將反應腔體內的環境設為低壓環境；?

將定義有所述核心柵氧化層區域的硅片置入所述反應腔體中；?

于所述反應腔體中通入混合氣體，以在所述核心柵氧化層區域中制備目標氧化層；?

停止通入所述混合氣體的同時，于該反應腔體中通入惰性氣體，并對所述目標氧化層進行實時退火處理，形成所述核心柵氧化層。?

上述的改善柵氧化層表面均勻度的方法，其中，所述反應腔體中氣壓小于20MPa。?

上述的改善柵氧化層表面均勻度的方法，其中，所述反應腔體為RTP腔體。?

上述的改善柵氧化層表面均勻度的方法，其中，所述混合氣體為O₂和H₂?組成的混合氣體或者由N₂O和H₂組成的混合氣體。?

上述的改善柵氧化層表面均勻度的方法，其中，由O₂和H₂組成的混合氣體中H₂的含量為0.5％-33％，由N₂O和H₂組成的混合氣體中H₂的含量為0.5％-33％。?

上述的改善柵氧化層表面均勻度的方法，其中，制備所述目標氧化層時，所述反應腔體中溫度條件為800℃-1100℃。?

上述的改善柵氧化層表面均勻度的方法，其中，制備所述目標氧化層的工藝時間為15s-60s。?