[發明專利]半導體結構及其制作方法有效
| 申請號: | 201310249910.9 | 申請日: | 2013-06-21 |
| 公開(公告)號: | CN104241359B | 公開(公告)日: | 2018-07-10 |
| 發明(設計)人: | 吳宜靜;黃志森;洪慶文 | 申請(專利權)人: | 聯華電子股份有限公司 |
| 主分類號: | H01L29/78 | 分類號: | H01L29/78;H01L29/06;H01L21/335 |
| 代理公司: | 北京市柳沈律師事務所 11105 | 代理人: | 陳小雯 |
| 地址: | 中國臺灣新竹*** | 國省代碼: | 中國臺灣;71 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 金屬柵極 保護層 基底 移除 制作 第一導電類型 半導體結構 半導體元件 蝕刻停止層 晶體管 暴露 側壁 覆蓋 | ||
本發明公開一種半導體元件及其制作方法,該制作方法首先提供一基底,該基底上形成有至少一第一晶體管,具有一第一導電類型,且該第一晶體管包含有一第一金屬柵極與一覆蓋該第一金屬柵極的側壁的保護層。接下來,移除部分該第一金屬柵極以形成一第一凹槽以暴露出部分該保護層,并且在形成該第一凹槽之后移除暴露的該保護層以形成一第二凹槽。在形成該第二凹槽之后,于該第二凹槽內形成一蝕刻停止層。
技術領域
本發明涉及一種半導體結構及其制作方法,尤其是涉及一種具有金屬柵極的半導體元件與接觸插塞及其制作方法。
背景技術
在集成電路(integrated circuit,IC)中,各個不同的半導體元件通過接觸結構例如接觸插塞(contact plug)以及內連線結構(interconnection structure)等建立元件之間的電連接。然而,隨著集成電路積成度不斷提升以及特征尺寸(feature size)持續降低,半導體元件的線寬與幾何尺寸也越來越小。在此限寬不斷縮小的趨勢下,在制作接觸插塞時所發生的任何對準誤差,都有可能造成接觸插塞的偏移,進而導致元件內或元件間的短路。當元件內,例如柵極結構與源極/漏極之間發生接觸插塞對準問題并造成短路時,將導致半導體元件的失效;而元件間的短路更可能導致整個IC失效。
因此,目前仍然需要一種半導體元件及其制作方法,以有效地避免接觸插塞偏移造成的短路以及元件失效等問題。
發明內容
為解決上述問題,本發明提供一種半導體元件的制作方法,該制作方法首先提供一基底,該基底上形成有至少一第一晶體管,具有一第一導電類型,且該第一晶體管包含有一第一金屬柵極與一覆蓋該第一金屬柵極的側壁的保護層。接下來,移除部分該第一金屬柵極以形成一暴露出該保護層的第一凹槽,并且在形成該第一凹槽之后移除暴露出的該保護層以形成一第二凹槽。在形成該第二凹槽之后,于該第二凹槽內形成一蝕刻停止層。
本發明另一提供一種半導體元件,該半導體元件包含有一基底、一晶體管以及一蝕刻停止層。該晶體管設置于該基底上,且該晶體管包含一金屬柵極。該蝕刻停止層設置于該金屬柵極的頂部,且該蝕刻停止層的一寬度大于該金屬柵極的一寬度。
根據本發明所提供的半導體元件及其制作方法,于該晶體管的頂部形成該蝕刻停止層,且該蝕刻停止層的寬度大于該晶體管的金屬柵極的寬度,因此在后續進行接觸插塞制作等制作工藝時,可避免蝕刻接觸洞時造成金屬柵極的暴露,更可避免接觸插塞因對準問題而導致金屬柵極與源極/漏極短路等問題。
附圖說明
圖1~圖2與圖5~圖10為本發明所提供的一半導體元件的制作方法的一較佳實施例的示意圖,其中:
圖6為本較佳實施例的一變化型的示意圖;
圖7為本較佳實施例的另一變化型的示意圖;以及
圖9為本較佳實施例的另一變化型的示意圖。
圖3與圖4為本為本發明所提供的一半導體元件的制作方法的另一較佳實施例的示意圖。
圖11為本發明所提供的一半導體元件的一較佳實施例的示意圖。
圖12~圖13為本發明所提供的一半導體元件的另一較佳實施例的示意圖。
主要元件符號說明
100 基底
102 淺溝隔離
104 介電層
106 第一功函數金屬層
108 第二功函數金屬層
109 填充金屬層
110 第一晶體管
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于聯華電子股份有限公司,未經聯華電子股份有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310249910.9/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:無線網絡中質量類索引的一般化
- 下一篇:提供內容的方法、終端、服務器和系統
- 同類專利
- 專利分類





