[發明專利]集成音頻編解碼器的芯片，及終端設備

有效

• 申請號: 201310246726.9
• 申請日: 2013-06-20
• 公開（公告）號: CN104240708A
• 公開（公告）日: 2014-12-24
• 發明（設計）人: 付士明;文濤;葉順舟;林毅;吳付利
• 申請（專利權）人: 重慶重郵信科通信技術有限公司
• 主分類號: G10L19/00
• 分類號: G10L19/00;G10L19/16
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 王寶筠

技術領域

本發明涉及電子技術領域，特別涉及一種集成音頻編解碼器的芯片，及終端設備。?

背景技術

在終端設備中，例如在便攜式的移動終端設備中，涉及大量的音頻應用，而所有這些音頻應用都是基于音頻Codec（編解碼器）芯片。音頻Codec芯片可以實現模擬音頻的采集和音頻播放，其主要指標（如：信噪比、諧波失真、電源紋波抑制比、動態范圍、驅動功率等）通常決定了該終端設備的音頻性能，所以音頻Codec芯片往往也決定了移動終端的產品性能。?

如上可知，在移動終端設備中，音頻Codec是不可或缺的一部分。而在實現方案中，為了產品的不同需求，音頻Codec的解決方案有所差異。如果為了追求較高的音頻性能，可以采用單獨的，性能指標較高的音頻Codec芯片，這樣能夠保證比較高的音頻性能。?

如果為了降低成本，通常將音頻Codec集成在數字處理器芯片（即：中央處理器）內部，作為數字處理器芯片的一個模塊，但是，因為數字處理器芯片內模塊較多，會對音頻Codec模擬部分造成比較大的干擾，因此音頻性能會降低。?

隨著半導體工藝的提高，最小線寬越來越小，工作電壓也越來越低。從芯片面積考量，線寬的降低對數字邏輯單元有明顯的貢獻，對模擬IP（intellectual?property，知識產權模塊）面積的貢獻非常小，而芯片面積直接反映了芯片成本。音頻Codec是一個典型的模擬和數字混合IP，處理器芯片在集成音頻Codec時如何權衡成本和性能是一個值得考究的問題，尤其是進入45nm以下工藝后，音頻Codec模擬部分采用45nm以下工藝生產，既增加了芯片成本，也因為電壓的降低無法滿足性能的需求，主要表現為如下三點：?

芯片工藝提高后，音頻Codec模擬部分芯片面積并未降低，反而增加了芯片成本；電壓降低後，無法滿足聽筒、耳機、喇叭的功率要求；因數字處?理器系統結構復雜，包含多種不同的頻率，由這些頻率引起的傳導噪聲和輻射噪聲都會污染音頻信號，尤其是模擬信號，因此數字處理器相關模塊對音頻Codec模塊造成較大干擾，造成音頻Codec指標下降。?

發明內容

本發明實施例提供了一種集成音頻編解碼器的芯片，及終端設備，用于減少芯片面積、滿足功率需求并且降低對音頻Codec的干擾。?

一種集成音頻編解碼器的芯片，包括：?

集成于第一芯片的數字處理器和音頻編解碼器的第一音頻編解碼模塊；?

所述第一音頻編解碼模塊包含音頻編解碼器的模塊中，抗干擾能力高于第一預設值且功率低于第二預設值的模塊；?

所述第一音頻編解碼模塊具有與第二音頻編解碼模塊連接的接口；所述第二音頻編解碼模塊包含音頻編解碼器的模塊中，除第一音頻解碼模塊外的其他模塊。?

一種終端設備，其特征在于，包括：?

第一芯片和第二芯片；?

所述第一芯片為本發明實施例提供的集成音頻編解碼器的芯片；?

所述第二芯片集成有本發明實施例提供的第二音頻編解碼模塊。?

從以上技術方案可以看出，本發明實施例具有以下優點：將音頻編解碼器的功能模塊進行了劃分，分為兩類，第一類是抗干擾能力高于第一預設值且功率低于第二預設值的模塊，這類模塊與數字處理器集成在一個芯片中，其他（第二類）的功能模塊則可以集成在其它芯片中。采用該方案，第一類模塊與數字處理器可以采用相同的工藝制造，節省芯片面積，降低系統成本；并且因為易干擾模塊和大功率模塊都沒有和數字處理器集成在一起，可以滿足功率需求并提高整個系統的音頻性能。?

附圖說明

為了更清楚地說明本發明實施例中的技術方案，下面將對實施例描述中所需要使用的附圖作簡要介紹，顯而易見地，下面描述中的附圖僅僅是本發?明的一些實施例，對于本領域的普通技術人員來講，在不付出創造性勞動性的前提下，還可以根據這些附圖獲得其他的附圖。?

圖1為本發明實施例集成音頻編解碼器的芯片結構示意圖；?

圖2為本發明實施例集成音頻編解碼器的芯片結構示意圖；?

圖3為本發明實施例集成音頻編解碼器的芯片結構示意圖；?

圖4為本發明實施例集成音頻編解碼器的芯片結構示意圖；?

圖5為本發明實施例集成音頻編解碼器的芯片結構示意圖。?

具體實施方式