[發明專利]一種在比較搜索芯片中支持多種查找模式的優先級編碼方法

有效

• 申請號: 201310241607.4
• 申請日: 2013-06-18
• 公開（公告）號: CN103345937A
• 公開（公告）日: 2013-10-09
• 發明（設計）人: 王燦鋒;楊昌楷;張建杰
• 申請（專利權）人: 蘇州雄立科技有限公司
• 主分類號: G11C15/00
• 分類號: G11C15/00;G06F12/02
• 代理公司: 北京市振邦律師事務所 11389
• 代理人: 李朝輝

技術領域

本發明涉及集成電路設計制造領域，具體來說，但不僅限于，內容可尋址存儲器命中的優先級編碼方法。?

背景技術

通常的存儲器（RAM或ROM）使用地址來指示存儲單元的位置，并且輸出該位置存儲單元中的數據。與此相對，內容可尋址存儲器（CAM）則接收外部檢索數據，比較該檢索數據與CAM中存儲的數據是否匹配，并且輸出該匹配數據在CAM中的地址。由于與檢索數據相一致的字不限于一個，因此，當CAM中有多個字與檢索數據相一致時，需要優先級編碼器，來對從存儲單元所輸出的一致信號（表示與檢索數據相一致的情況的信號）進行編碼，并返回優先級最高的地址信號。?

附圖2說明了現有CAM的結構。如圖所示，在CAM單元整列中存儲數據。搜索數據從搜索數據寄存器發送到CAM單元整列。此后，比較該搜索數據與存儲在CAM單元整列中的數據。如果所存儲的數據匹配搜索數據，則將匹配線的的邏輯電平設為高，反之則為低。然后，匹配線檢測單元檢測匹配線的邏輯電平。優先級編碼器接收來自該檢測單元的輸出，并且輸出匹配的CAM單元的字線地址。?

附圖2是固定位寬的搜索。由于CAM的應用越來越廣泛，而不同領域的應用所需的搜索數據位寬往往是不一樣的。因此需要在不損失容量的情況下，提供多種搜索位寬的選擇，比如1Kx640，2Kx320,4Kx160…。通常的做法如專利1（美國專利US7,230,840B2）所述。可以由多個最小寬度的模塊來進行拼接，將每個小模塊的匹配結果都輸出到優先級編碼器（PE）中，在優先級編碼器中進行不同的組合，并計算出不同配置下最高優先級的地址。附圖3是專利1的一種優化實現的示例，即將優先級編碼器放在中間，CAM陣列放在兩邊。該示例共放置了8個CAM陣列，能實現4種不同比較位寬的配置（即1倍/2倍/4倍/8倍位寬），CAM陣列在版圖上需要提供3根走線通道。如果放置16個陣列，則可以多一種16倍位寬的配置，不過走線通道則上升到7根。?

很顯然，上述方式每增加一種位寬，布線通道就需增加一倍。這在集成電路領域顯然是不可接受的。特別是隨著特征尺寸的減小，CAM基本單元面積越來越小，形狀也越來越扁，版圖上其所能提供的走線資源更加稀缺，一般只有幾根而已。因此，傳統優先級編碼的方式很難提供4種或4種以上不同位寬配置的CAM芯片。?

隨著網絡的發展，不斷出現的新應用對數據查找芯片CAM有著各種不同搜索需求。而現有CAM在支持多種位寬搜索時，由于對芯片內部布線通道需求巨大，其所能提供的不同位寬模式種類受到極大限制，無法提供更多模式來滿足不同應用領域的需求。?

發明內容

為克服現有技術的上述缺點，本發明提供了一種在比較搜索芯片中支持多種查找模式的優先級編碼方法，及利用該方法實現的優先級編碼器和CAM搜索芯片。?

本發明采用了以下技術方案：?

一種在比較搜索芯片中支持多種查找模式的優先級編碼方法，其特征在于該方法具有如下步驟：?

步驟一：將CAM陣列分組，每組有一個底層優先級編碼器，該優先級編碼器放置于該分組物理實現的中間位置；?

步驟二：底層優先級編碼器對CAM陣列分組中每個字的比較結果進行處理，按照不同的配置計算出是否匹配，并將該新的匹配結果輸出給上一層的優先級編碼器A，底層優先級編碼器同時生成組內CAM模塊的塊地址；?

步驟三：優先級編碼器A對底層優先級編碼器的匹配結果進行處理，按照不同的配置計算出是否匹配，并將該匹配結果輸出給更上一層的優先級編碼器B，優先級編碼器A同時需對底層編碼器們產生的低位塊地址進行選擇，與該編碼器生成的高位塊地址合在一起，生成新的塊地址；?

步驟四：優先級編碼器B對優先級編碼器A的匹配結果進行處理，按照不同的配置計算出是否匹配，并將該匹配結果輸出給優先級編碼器B的上一層優先級編碼器C，優先級編碼器B同時需對優先級編碼器A產生的低位塊地址進行選擇，與該編碼器生成的高位塊地址合在一起，生成新的塊地址；?

步驟五：依次類推，直至頂層；?

步驟六：頂層優先級編碼器對下一層優先級編碼器的匹配結果進行處理，按照不同的配置計算出是否匹配，并對該匹配結果進行優先級編碼，產生行地址；頂層優先級編碼器同時需對下一層編碼器們產生的低位塊地址進行選擇，與該編碼器生成的高位塊地址合在一起，生成最終的塊地址。?