[發明專利]SRAM

有效

• 申請號: 201310240295.5
• 申請日: 2013-06-09
• 公開（公告）號: CN103489867B
• 公開（公告）日: 2017-12-05
• 發明（設計）人: 佐藤一彥;藤井康博
• 申請（專利權）人: 辛納普蒂克斯日本合同會社
• 主分類號: H01L27/11
• 分類號: H01L27/11;H01L23/522
• 代理公司: 中國專利代理(香港)有限公司72001
• 代理人: 秦琳,陳嵐

1.一種SRAM，具有矩陣狀地配置的多個存儲單元，其特征在于：

各存儲單元具有以下部分：

(a)形成有MOSFET的襯底；

(b)與所述MOSFET形成電連接的接點；

(c)第1布線，其與所述接點電連接，由在與所述接點相接觸的面上具有鈦或鉭的金屬層的第1布線層形成，所述第1布線的寬度與所述第1布線層的最小線寬相等；

(d)第1過孔，其具有鎢插塞且與所述第1布線電連接；

(e)第2布線，其與所述第1過孔電連接，由在與所述第1過孔相接觸的面上具有鈦或鉭的金屬層的第2布線層形成，所述第2布線的寬度與所述第2布線層的最小線寬相等；

(f)第2過孔，其與所述第2布線電連接，具有鎢插塞，所述第2過孔的一條邊與所述第2布線層的所述最小線寬相等，

在此，所述第1布線沿行方向或列方向延伸，所述第2布線沿與所述第1布線相同方向延伸，所述第2布線具有所述第2布線層的所述最小線寬的2倍至3倍的長度，在與所述襯底平行的平面內，所述第1過孔在所述接點與所述第2過孔之間，所述第1過孔與所述接點的間隔比所述接點與所述第2過孔的間隔短，且所述第1過孔與所述第2過孔的間隔比所述接點與所述第2過孔的間隔短。

2.如權利要求1所述的SRAM，其特征在于，

所述第1過孔配置在平行于所述襯底的平面內的、所述第2過孔和所述第1過孔的間隔與所述第1過孔和所述接點的間隔相等的位置。

3.如權利要求1或權利要求2所述的SRAM，其特征在于，

使所述第1布線延伸的方向為行方向，

所述各存儲單元還具有(g)第3布線，其與所述第2過孔電連接，由第3布線層形成，在所述存儲單元的單元邊界上沿與所述行方向正交的列方向延伸，

在此，所述第3布線為所述存儲單元中的接地布線，在與所述襯底平行的平面內，當使所述存儲單元在所述單元邊界向行方向鏡面反轉地配置時，所述第3布線在相鄰的存儲單元彼此中重合，當使所述存儲單元在所述單元邊界向行方向鏡面反轉地配置時，所述第2過孔在相鄰的存儲單元彼此中重合，在所述相鄰的存儲單元中的一方省略所述第1過孔的配置。

4.如權利要求1或權利要求2所述的SRAM，其特征在于，

使所述第1布線延伸的方向為行方向，

所述各存儲單元還具有(g)第3布線，其與所述第2過孔電連接，由第3布線層形成，在所述存儲單元的單元邊界上沿與所述行方向正交的列方向延伸，

在此，所述第3布線為所述存儲單元中的接地布線，當使所述存儲單元在所述單元邊界向行方向鏡面反轉地配置時，所述第3布線在相鄰的存儲單元彼此中重合，當使所述存儲單元在所述單元邊界向行方向鏡面反轉地配置時，所述第2過孔在相鄰的存儲單元彼此中重合，所述相鄰的存儲單元中的所述第1過孔連結地配置。

5.如權利要求1或權利要求2所述的SRAM，其特征在于，

使所述第1布線延伸的方向為行方向，

所述各存儲單元還具有(g)第3布線，其與所述第2過孔電連接，由第3布線層形成，并沿與所述行方向正交的列方向延伸，

在此，所述第3布線為所述存儲單元中的位線。

6.一種SRAM，具有矩陣狀地配置的多個存儲單元，其特征在于，

各存儲單元具有以下部分：

(a)形成有MOSFET的襯底；

(b)與所述MOSFET形成電連接的接點；

(c)第1布線，其與所述接點電連接，由在與所述接點相接觸的面上具有鈦或鉭的金屬層的第1布線層形成，所述第1布線的寬度與所述第1布線層的最小線寬相等，所述第1布線的長度為所述最小線寬的2倍以下的長度；

(d)第1過孔，其具有鎢插塞且與所述第1布線電連接，

在此，在與所述襯底平行的平面內，所述第1過孔以與所述第1布線之間不足對準精度的寬裕度相鄰地配置在所述第1布線的一端，所述接點配置在所述第1布線的另一端。

7.如權利要求6所述的SRAM，其特征在于，

所述各存儲單元還具有(e)第2布線，其與所述第1過孔電連接，由第2布線層形成，并沿與作為所述第1布線延伸的方向的行方向正交的列方向延伸，

在此，所述第2布線為所述存儲單元中的位線。