[發(fā)明專利]快速鎖定的延遲鎖相環(huán)

有效

• 申請?zhí)枺?/td>: 201310236138.7
• 申請日: 2013-06-14
• 公開（公告）號: CN103312317A
• 公開（公告）日: 2013-09-18
• 發(fā)明（設(shè)計）人: 寧寧;胡勇;楊暢;陳文斌;李靖;吳霜毅;于奇
• 申請（專利權(quán)）人: 電子科技大學(xué)
• 主分類號: H03L7/08
• 分類號: H03L7/08
• 代理公司: 成都虹橋?qū)＠聞?wù)所(普通合伙) 51124
• 代理人: 劉世平

技術(shù)領(lǐng)域

本發(fā)明涉及微電子技術(shù)，特別涉及延遲鎖相環(huán)技術(shù)。

背景技術(shù)

隨著超大規(guī)模集成電路的性能不斷提高，微處理器的主頻也在逐漸提高，但是由于印刷電路板技術(shù)的限制，主板無法為芯片提供較高頻率的時鐘信號，因此，在芯片內(nèi)部，一個穩(wěn)定的高頻時鐘產(chǎn)生電路顯得尤為重要，產(chǎn)生高頻時鐘的方法很多，比如振蕩器等，但是由于噪聲的干擾，時鐘的偏移和抖動對系統(tǒng)性能的影響十分明顯。本地產(chǎn)生的時鐘信號很難滿足設(shè)計者的要求，甚至?xí)绊戨娐返男阅堋，F(xiàn)有技術(shù)中，在集成電路領(lǐng)域，鎖相技術(shù)被廣泛應(yīng)用于產(chǎn)生高精度的時鐘信號，其中最常用的鎖相電路有鎖相環(huán)和延遲鎖相環(huán)。延遲鎖相環(huán)采用的是電壓控制延遲線的鎖相環(huán)路來產(chǎn)生延遲信號，其具有穩(wěn)定性好、抖動較小、易于輸出多相位等特點(diǎn)。

傳統(tǒng)的延遲鎖相環(huán)的結(jié)構(gòu)如圖1所示，由參考時鐘輸入端FREF、鑒相器PD、電荷泵CP、低通濾波器LPF及電壓控制延遲線VCDL組成，電壓控制延遲線VCDL包括反饋時鐘輸出端FBACK，參考時鐘輸入端FREF與鑒相器PD及電壓控制延遲線VCDL連接，鑒相器PD與電荷泵CP連接，電荷泵CP通過低通濾波器LPF一端連接，并與電壓控制延遲線VCDL連接，低通濾波器LPF的另一端與地線連接，電壓控制延遲線VCDL中的反饋時鐘輸出端FBACK與鑒相器PD連接，其中傳統(tǒng)的電荷泵CP的結(jié)構(gòu)如圖2所示，包括第一非門INV1、第二非門INV2、UP信號輸入端UP、DN信號輸入端DN、PMOS開關(guān)PM1、NMOS開關(guān)NM1、第一偏置電壓Vbiasp、第二偏置電壓Vbiasn及控制電壓Vctrl輸出端，UP信號輸入端UP通過第一非門INV1與PMOS開關(guān)PM1的源端連接，DN信號輸入端DN通過第二非門INV2與NMOS開關(guān)NM1的源端連接，PMOS開關(guān)PM1的漏端與NMOS開關(guān)NM1的漏端連接，并與控制電壓Vctrl輸出端連接，PMOS開關(guān)PM1的柵極與第一偏置電壓Vbiasp連接，NMOS開關(guān)NM1的柵極與第二偏置電壓Vbiasn連接，控制電壓Vctrl輸出端用于與低通濾波器LPF連接以輸出控制電壓Vctrl。輸入?yún)⒖夹盘栠M(jìn)入電壓控制延遲線VCDL進(jìn)行延遲得到反饋信號，參考信號與反饋信號的相同邊沿經(jīng)由鑒相器PD產(chǎn)生UP或DN信號（若參考信號超前于反饋信號，則產(chǎn)生UP信號，如果參考信號滯后于反饋信號，則產(chǎn)生DN信號），電荷泵CP根據(jù)UP和DN信號對低通濾波器LPF進(jìn)行充電（對應(yīng)于UP信號）或放電（對應(yīng)于DN信號），從而使控制電壓Vctrl升高或降低。控制電壓Vctrl升高導(dǎo)致電壓控制延遲線VCDL的延遲變小，則反饋信號產(chǎn)生時刻提前，從而減小UP信號，逼近鎖定；控制電壓Vctrl降低導(dǎo)致電壓控制延遲線VCDL的延遲變大，則反饋信號產(chǎn)生時刻延后，從而減小DN信號，逼近鎖定，如圖3所示為傳統(tǒng)的延遲鎖相環(huán)工作時序圖。

而現(xiàn)在實現(xiàn)延遲鎖相環(huán)快速鎖定的傳統(tǒng)方法為是在電荷泵CP中增加更多的充（放）電支路，如圖4所示，圖4中增加兩個充（放）電支路，包括由第三非門INV3、第四非門INV4、PMOS開關(guān)二PM2和NMOS開關(guān)二NM2組成的第二支路，及由第五非門INV5、第六非門INV6、PMOS開關(guān)三PM3和NMOS開關(guān)三NM3組成的第三支路，從而增加充（放）電電流，但此種方法會增加電荷泵CP電路的復(fù)雜程度，引入多余噪聲。

發(fā)明內(nèi)容

本發(fā)明的目的是要克服目前實現(xiàn)延遲鎖相環(huán)快速鎖定的方法需要增加充（放）電支路，導(dǎo)致電荷泵電路相對復(fù)雜，且引入多余噪聲的缺點(diǎn)，提供一種快速鎖定的延遲鎖相環(huán)。

本發(fā)明解決其技術(shù)問題，采用的技術(shù)方案是，快速鎖定的延遲鎖相環(huán)，包括參考時鐘輸入端、鑒相器、電荷泵、低通濾波器及電壓控制延遲線，電壓控制延遲線包括反饋時鐘輸出端，其特征在于，還包括鎖定檢測電路，所述鎖定檢測電路與參考時鐘輸入端連接，并與反饋時鐘輸出端連接，向電荷泵輸出預(yù)置信號；

所述參考時鐘輸入端用于向鑒相器、鎖定檢測電路及電壓控制延遲線輸入?yún)⒖紩r鐘電壓；

所述鑒相器用于根據(jù)輸入的參考時鐘電壓及反饋時鐘電壓向電荷泵輸出UP信號或DN信號；

所述電荷泵用于根據(jù)輸入的UP信號或DN信號，以及輸入的預(yù)置信號控制低通濾波器充電或放電，從而使控制電壓升高或降低，控制電壓輸出給電壓控制延遲線；

所述電壓控制延遲線用于根據(jù)輸入的參考時鐘電壓及控制電壓生成相應(yīng)的反饋時鐘電壓通過反饋時鐘輸出端輸出給鎖定檢測電路及鑒相器；

所述鎖定檢測電路用于根據(jù)輸入的參考時鐘電壓及反饋時鐘電壓生成相應(yīng)的預(yù)置信號輸出給電荷泵。