[發明專利]一種用于DTMB解調芯片的自修復SRAM控制器設計

有效

• 申請號: 201310233633.2
• 申請日: 2013-06-13
• 公開（公告）號: CN103310851A
• 公開（公告）日: 2013-09-18
• 發明（設計）人: 鄭茳;肖佐楠;匡啟和;謝偉軍;石碧;楊翠軍
• 申請（專利權）人: 蘇州國芯科技有限公司
• 主分類號: G11C29/44
• 分類號: G11C29/44
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 常亮

1.一種自修復SRAM控制器，其特征在于，包括：

出錯地址存儲寄存器組，用于存儲出錯的常規SRAM地址；

錯誤探測電路，用于對常規SRAM進行錯誤探測，并將探測到的出錯地址存儲到所述出錯地址存儲寄存器組中；

修復電路，用于當中心模塊訪問到所述出錯地址存儲寄存器組存儲的出錯地址時，映射所述出錯地址到冗余SRAM中，使得所述中心模塊訪問所述冗余SRAM；

報錯電路，用于所述修復電路映射所述出錯地址到冗余SRAM后，對所述常規SRAM進行錯誤探測，并在探測到出錯地址時報錯；

讀寫控制電路，用于完成所述中心模塊對常規SRAM及冗余SRAM的讀寫操作。

2.根據權利要求1所述的SRAM控制器，其特征在于，所述中心模塊包括中央處理單元（C*Core?CPU）及DTMB解調模塊。

3.根據權利要求1或2所述的SRAM控制器，其特征在于，所述自修復SRAM控制器、常規SRAM及冗余SRAM均位于基于中央處理單元（C*Core?CPU）的DTMB解調芯片內部。

4.根據權利要求1或2所述的SRAM控制器，其特征在于，所述錯誤探測方法為：中央處理單元（C*Core?CPU）向常規SRAM所有地址空間寫入全零后，逐個比較從所述地址讀出的數據是否為零，若否，則所述地址出錯；在完成全零讀寫探測后，中央處理單元（C*Core?CPU）向常規SRAM所有地址空間寫入全一后，逐個比較從所述地址讀出的數據是否為一，若否，則所述地址出錯。

5.根據權利要求1或2所述的SRAM控制器，其特征在于，所述報錯電路在探測到出錯地址時向中心模塊中的中央處理單元（C*Core?CPU）報錯。

6.根據權利要求1或2所述的SRAM控制器，其特征在于，在芯片上電復位完成后，中央處理單元（C*Core?CPU）向常規SRAM寫入全零，錯誤探測電路開始對常規SRAM進行錯誤探測。

7.根據權利要求1或2所述的SRAM控制器，其特征在于，修復電路映射所述出錯地址到冗余SRAM后，中央處理單元（C*Core?CPU）向常規SRAM所有地址空間寫入全零，報錯電路開始對常規SRAM進行錯誤探測。

8.根據權利要求1所述的SRAM控制器，其特征在于，所述常規SRAM空間容量為59K×24bit，所述冗余SRAM空間容量為256×24bit。

9.根據權利要求1所述的SRAM控制器，其特征在于，所述出錯地址存儲寄存器組由256個單元組成，其中，每個單元的第1-18bit為出錯地址位，第19bit為標志位，當所述標志位為一時，其對應單元的出錯地址為有效出錯地址。