[發(fā)明專利]一種用于DTMB解調(diào)芯片的自修復(fù)SRAM控制器設(shè)計(jì)

有效

• 申請?zhí)枺?/td>: 201310233633.2
• 申請日: 2013-06-13
• 公開（公告）號(hào): CN103310851A
• 公開（公告）日: 2013-09-18
• 發(fā)明（設(shè)計(jì)）人: 鄭茳;肖佐楠;匡啟和;謝偉軍;石碧;楊翠軍
• 申請（專利權(quán)）人: 蘇州國芯科技有限公司
• 主分類號(hào): G11C29/44
• 分類號(hào): G11C29/44
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 常亮

1.一種自修復(fù)SRAM控制器，其特征在于，包括：

出錯(cuò)地址存儲(chǔ)寄存器組，用于存儲(chǔ)出錯(cuò)的常規(guī)SRAM地址；

錯(cuò)誤探測電路，用于對(duì)常規(guī)SRAM進(jìn)行錯(cuò)誤探測，并將探測到的出錯(cuò)地址存儲(chǔ)到所述出錯(cuò)地址存儲(chǔ)寄存器組中；

修復(fù)電路，用于當(dāng)中心模塊訪問到所述出錯(cuò)地址存儲(chǔ)寄存器組存儲(chǔ)的出錯(cuò)地址時(shí)，映射所述出錯(cuò)地址到冗余SRAM中，使得所述中心模塊訪問所述冗余SRAM；

報(bào)錯(cuò)電路，用于所述修復(fù)電路映射所述出錯(cuò)地址到冗余SRAM后，對(duì)所述常規(guī)SRAM進(jìn)行錯(cuò)誤探測，并在探測到出錯(cuò)地址時(shí)報(bào)錯(cuò)；

讀寫控制電路，用于完成所述中心模塊對(duì)常規(guī)SRAM及冗余SRAM的讀寫操作。

2.根據(jù)權(quán)利要求1所述的SRAM控制器，其特征在于，所述中心模塊包括中央處理單元（C*Core?CPU）及DTMB解調(diào)模塊。

3.根據(jù)權(quán)利要求1或2所述的SRAM控制器，其特征在于，所述自修復(fù)SRAM控制器、常規(guī)SRAM及冗余SRAM均位于基于中央處理單元（C*Core?CPU）的DTMB解調(diào)芯片內(nèi)部。

4.根據(jù)權(quán)利要求1或2所述的SRAM控制器，其特征在于，所述錯(cuò)誤探測方法為：中央處理單元（C*Core?CPU）向常規(guī)SRAM所有地址空間寫入全零后，逐個(gè)比較從所述地址讀出的數(shù)據(jù)是否為零，若否，則所述地址出錯(cuò)；在完成全零讀寫探測后，中央處理單元（C*Core?CPU）向常規(guī)SRAM所有地址空間寫入全一后，逐個(gè)比較從所述地址讀出的數(shù)據(jù)是否為一，若否，則所述地址出錯(cuò)。

5.根據(jù)權(quán)利要求1或2所述的SRAM控制器，其特征在于，所述報(bào)錯(cuò)電路在探測到出錯(cuò)地址時(shí)向中心模塊中的中央處理單元（C*Core?CPU）報(bào)錯(cuò)。

6.根據(jù)權(quán)利要求1或2所述的SRAM控制器，其特征在于，在芯片上電復(fù)位完成后，中央處理單元（C*Core?CPU）向常規(guī)SRAM寫入全零，錯(cuò)誤探測電路開始對(duì)常規(guī)SRAM進(jìn)行錯(cuò)誤探測。

7.根據(jù)權(quán)利要求1或2所述的SRAM控制器，其特征在于，修復(fù)電路映射所述出錯(cuò)地址到冗余SRAM后，中央處理單元（C*Core?CPU）向常規(guī)SRAM所有地址空間寫入全零，報(bào)錯(cuò)電路開始對(duì)常規(guī)SRAM進(jìn)行錯(cuò)誤探測。

8.根據(jù)權(quán)利要求1所述的SRAM控制器，其特征在于，所述常規(guī)SRAM空間容量為59K×24bit，所述冗余SRAM空間容量為256×24bit。

9.根據(jù)權(quán)利要求1所述的SRAM控制器，其特征在于，所述出錯(cuò)地址存儲(chǔ)寄存器組由256個(gè)單元組成，其中，每個(gè)單元的第1-18bit為出錯(cuò)地址位，第19bit為標(biāo)志位，當(dāng)所述標(biāo)志位為一時(shí)，其對(duì)應(yīng)單元的出錯(cuò)地址為有效出錯(cuò)地址。