[發明專利]單電子晶體管與MOS管構成的雙閾值邏輯單元有效
| 申請號： | 201310233035.5 | 申請日： | 2013-06-13 |
| 公開（公告）號： | CN103281072A | 公開（公告）日： | 2013-09-04 |
| 發明（設計）人： | 魏榕山;陳錦鋒;于志敏;何明華 | 申請（專利權）人： | 福州大學 |
| 主分類號： | H03K19/20 | 分類號： | H03K19/20 |
| 代理公司： | 福州元創專利商標代理有限公司 35100 | 代理人： | 蔡學俊 |
| 地址： | 350108 福建省福州市*** | 國省代碼： | 福建;35 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 電子 晶體管 mos 構成 閾值 邏輯 單元 | ||
1.?一種單電子晶體管與MOS管構成的雙閾值邏輯單元，包括一PMOS管、一NMOS管和一單電子晶體管，其特征在于：所述PMOS管的源極連接電源Vdd，所述PMOS管的柵極連接一基準電壓Vpg，所述PMOS管的漏極作為所述雙閾值邏輯單元的輸出端并連接所述NMOS管的漏極，所述NMOS管的柵極連接一基準電壓Vng，所述NMOS管的源極連接所述單電子晶體管的漏極，所述單電子晶體管的源極接地，所述單電子晶體管的背柵連接一背柵電壓Vctrl，所述單電子晶體管包括四個輸入端V1、V2、V3和V4，設置相應的V1，V2，V3，V4和Vctrl，即可實現任意的二變量邏輯函數。
2.?根據權利要求1所述的單電子晶體管與MOS管構成的雙閾值邏輯單元，其特征在于：所述單電子晶體管的背柵電容Cctrl=0.2aF，隧穿結電容Cs和Cd都為0.1?aF，隧穿結電阻Rs和Rd都為350?KΩ。
3.?根據權利要求1所述的單電子晶體管與MOS管構成的雙閾值邏輯單元，其特征在于：C1、C2、C3和C4分別為所述四個輸入端V1、V2、V3和V4的電容，所述C1=C2=C3=C4=0.04aF。
4.?根據權利要求1所述的單電子晶體管與MOS管構成的雙閾值邏輯單元，其特征在于：所述PMOS管的寬長比為1/3，Vpg=0.4V，所述NMOS管的寬長比為1/3，Vng=0.4V。
5.?根據權利要求1-4任一項所述的單電子晶體管與MOS管構成的雙閾值邏輯單元，其特征在于：所述V1和V2分別輸入兩個變量，所述V3=V4=0，且所述Vctrl=0.52V，則所述雙閾值邏輯單元為或門邏輯。
6.?根據權利要求1-4任一項所述的單電子晶體管與MOS管構成的雙閾值邏輯單元，其特征在于：所述V1和V2分別輸入兩個變量，所述V3=V4=0，且所述Vctrl=0.11V，則所述雙閾值邏輯單元為或非門邏輯。
7.?根據權利要求1-4任一項所述的單電子晶體管與MOS管構成的雙閾值邏輯單元，其特征在于：所述V1和V2分別輸入兩個變量，所述V3=V4=1，且所述Vctrl=0.11V，則所述雙閾值邏輯單元為與門邏輯。
8.?根據權利要求1-4任一項所述的單電子晶體管與MOS管構成的雙閾值邏輯單元，其特征在于：所述V1和V2分別輸入兩個變量，所述V3=V4=1，且所述Vctrl=0.52V，則所述雙閾值邏輯單元為與非門邏輯。
9.?根據權利要求1-4任一項所述的單電子晶體管與MOS管構成的雙閾值邏輯單元，其特征在于：所述V1和V2分別輸入兩個變量，所述V3=V1，所述V4=V2，且所述Vctrl=0.52V，則所述雙閾值邏輯單元為異或門邏輯。
10.?根據權利要求1-4任一項所述的單電子晶體管與MOS管構成的雙閾值邏輯單元，其特征在于：所述V1和V2分別輸入兩個變量，所述V3=V1，所述V4=V2，且所述Vctrl=0.11V，則所述雙閾值邏輯單元為同或門邏輯。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于福州大學，未經福州大學許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201310233035.5/1.html，轉載請聲明來源鉆瓜專利網。
