[發(fā)明專利]多RRU間通道校正方法及裝置

有效

• 申請?zhí)枺?/td>: 201310232727.8
• 申請日: 2013-06-13
• 公開（公告）號: CN104244296B
• 公開（公告）日: 2018-02-06
• 發(fā)明（設計）人: 吳亮明;易雄書;王情
• 申請（專利權）人: 華為技術有限公司
• 主分類號: H04W24/04
• 分類號: H04W24/04;H04W88/08;H04L25/02
• 代理公司: 北京三高永信知識產權代理有限責任公司11138
• 代理人: 黃厚剛

1.一種多射頻拉遠單元RRU間通道校正方法，用于通信系統(tǒng)中多個RRU間的聯(lián)合通道校正，所述通信系統(tǒng)中至少包括第一RRU和第二RRU，其特征在于，所述方法包括：

對所述第一RRU和所述第二RRU分別進行自校正，并分別獲取第一自校正系數(shù)和第二自校正系數(shù)；

通過所述第一RRU向所述第二RRU發(fā)射第一校正序列，所述第一校正序列到達所述第二RRU時變?yōu)榈诙Ｕ蛄校?/p>

通過所述第二RRU向所述第一RRU發(fā)射所述第一校正序列，所述第一校正序列到達所述第一RRU時變?yōu)榈谌Ｕ蛄校?/p>

對所述第一RRU接收到的所述第三校正序列進行預編碼；

將所述預編碼后的第三校正序列插入到空閑時隙中，通過所述空閑時隙將所述預編碼后的第三校正序列返回送給所述第二RRU；

根據(jù)所述第二校正序列、所述第三校正序列和所述第二自校正系數(shù)獲取所述第二RRU的校正系數(shù)。

2.根據(jù)權利要求1所述的方法，其特征在于，所述對所述第一RRU接收到的所述第三校正序列進行預編碼，包括：

對所述第三校正序列進行量化處理，得到待發(fā)數(shù)據(jù)塊；

將所述待發(fā)數(shù)據(jù)塊進行預處理，其中，所述預處理包括以下的一種或多種操作：在所述待發(fā)數(shù)據(jù)塊中加入循環(huán)冗余校驗碼CRC頭，對所述待發(fā)數(shù)據(jù)塊進行分割，對所述待發(fā)數(shù)據(jù)塊進行糾錯編碼和對所述待發(fā)數(shù)據(jù)塊進行速率匹配的操作；

對所述預處理后的待發(fā)數(shù)據(jù)進行調制，得到預編碼后的第三校正序列。

3.根據(jù)權利要求1所述的方法，其特征在于，所述空閑時隙與發(fā)送所述第一校正序列的時隙為同一個。

4.根據(jù)權利要求1-3任一項所述的方法，其特征在于，所述第一自校正系數(shù)包括第一發(fā)自校正系數(shù)和第一收自校正系數(shù)，第二自校正系數(shù)包括第二發(fā)自校正系數(shù)和第二收自校正系數(shù)；所述第二RRU的校正系數(shù)包括所述第二RRU的發(fā)校正系數(shù)和所述第二RRU的收校正系數(shù)。

5.根據(jù)權利要求1-3任一項所述的方法，其特征在于，所述根據(jù)所述第二校正序列、所述第三校正序列和所述第二自校正系數(shù)獲取所述第二RRU的校正系數(shù)，包括：

根據(jù)所述第二校正序列和所述第三校正序列，獲取所述第二RRU的修正系數(shù)；

根據(jù)所述第二RRU的修正系數(shù)和所述第二自校正系數(shù)獲取所述第二RRU的校正系數(shù)。

6.根據(jù)權利要求5所述的方法，其特征在于，所述根據(jù)所述第二RRU的修正系數(shù)和所述第二自校正系數(shù)獲取所述第二RRU的校正系數(shù)，包括：

將所述第二自校正系數(shù)的第二發(fā)自校正系數(shù)和所述第二RRU的修正系數(shù)的比值作為所述第二RRU的發(fā)校正系數(shù)；或，

將所述第二自校正系數(shù)的第二收自校正系數(shù)和所述第二RRU的修正系數(shù)的乘積作為所述第二RRU的收校正系數(shù)。

7.根據(jù)權利要求1-3任一項所述的方法，其特征在于，所述根據(jù)所述第二校正序列、所述第三校正序列和所述第二自校正系數(shù)獲取所述第二RRU的校正系數(shù)之后，還包括：

根據(jù)所述第二RRU的校正系數(shù)對所述第二RRU進行校正。

8.一種多射頻拉遠單元RRU間通道校正裝置，用于通信系統(tǒng)中多個RRU間的聯(lián)合通道校正，所述通信系統(tǒng)中至少包括第一RRU和第二RRU，其特征在于，所述裝置包括：

自校正器，用于對所述第一RRU和所述第二RRU分別進行自校正，并分別獲取第一自校正系數(shù)和第二自校正系數(shù)；

第一控制器，用于通過所述第一RRU向所述第二RRU發(fā)射第一校正序列，所述第一校正序列到達所述第二RRU時變?yōu)榈诙Ｕ蛄?，所述第一校正序列為特定的校正參考序列?/p>

第二控制器，用于通過所述第二RRU向所述第一RRU發(fā)射所述第一校正序列，所述第一校正序列到達所述第一RRU時變?yōu)榈谌Ｕ蛄?，所述第一校正序列為特定的校正參考序列?/p>

發(fā)送器，包括預編碼模塊和發(fā)送模塊；

預編碼模塊，用于對所述第一RRU接收到的所述第三校正序列進行預編碼；

發(fā)送模塊，用于將所述預編碼后的第三校正序列插入到空閑時隙中，通過所述空閑時隙將所述預編碼后的第三校正序列返回送給所述第二RRU；處理器，用于根據(jù)所述第二校正序列、所述第三校正序列和所述第二自校正系數(shù)獲取所述第二RRU的校正系數(shù)。