[發明專利]計數器、計數方法、AD轉換器、固態成像裝置和電子裝置

有效

• 申請號: 201310232543.1
• 申請日: 2013-06-13
• 公開（公告）號: CN103516352B
• 公開（公告）日: 2017-11-17
• 發明（設計）人: 久松康秋
• 申請（專利權）人: 索尼公司
• 主分類號: H03K21/00
• 分類號: H03K21/00;H04N5/374;H04N5/3745;H04N5/378
• 代理公司: 北京市柳沈律師事務所11105
• 代理人: 匡霖

1.一種計數器，配置為在輸入時鐘的兩個沿進行計數以輸出前一計數值和下一計數值的加法值或減法值，包括：

第一鎖存電路，鎖存所述輸入時鐘；

第二鎖存電路，鎖存來自所述第一鎖存電路的輸出；

保持部分，保持所述前一計數值的第0位的數據；以及

校正部分，在所述第二鎖存電路的輸出和所述保持部分的輸出的基礎上關于所述前一計數值和下一計數值的第一位及后續位的數據進行計數校正，其中所述計數校正包括：

對于所述前一計數值和下一計數值的加法值，當所述前一計數值和下一計數值是奇數時，將1個計數的加法校正施加于所述前一計數值和下一計數值的第一位及后續位，或者

對于所述前一計數值和下一計數值的減法值，當所述前一計數值和下一計數值是偶數時，將1個計數的加法校正施加于所述前一計數值和下一計數值的第一位及后續位。

2.根據權利要求1所述的計數器，

其中，當在作為所述第二鎖存電路的輸出的下一計數值的時鐘鎖存數據和作為所述保持部分的輸出的前一計數值的第0位的數據的基礎上確定要關于所述計數值的第一位及后續位的數據進行計數校正時，所述校正部分通過在將所述第一鎖存電路置于導通狀態的狀態下將脈沖給予輸入時鐘，來關于所述計數值的第一位及后續位的數據進行計數校正。

3.根據權利要求1所述的計數器，進一步包括：

生成部分，在作為所述第二鎖存電路的輸出的下一計數值的時鐘鎖存數據和作為所述保持部分的輸出的前一計數值的第0位的數據的基礎上生成所述加法值或減法值的第0位的數據。

4.根據權利要求3所述的計數器，

其中，所述生成部分生成作為所述第二鎖存電路的輸出的下一計數值的時鐘鎖存數據和作為所述保持部分的輸出的前一計數值的第0位的數據的異或結果，作為所述加法值或減法值的第0位的數據。

5.一種由計數器進行的計數方法，所述計數器在輸入時鐘的兩個沿進行計數以輸出前一計數值和下一計數值的加法值或減法值，并且所述計數器包括鎖存所述輸入時鐘的第一鎖存電路、鎖存來自所述第一鎖存電路的輸出的第二鎖存電路、保持所述前一計數值的第0位的數據的保持部分，所述方法包括：

在所述第二鎖存電路的輸出和所述保持部分的輸出的基礎上關于所述前一計數值和下一計數值的第一位及后續位的數據進行計數校正，其中所述計數校正包括：

對于所述前一計數值和下一計數值的加法值，當所述前一計數值和下一計數值是奇數時，將1個計數的加法校正施加于所述前一計數值和下一計數值的第一位及后續位，或者

對于所述前一計數值和下一計數值的減法值，當所述前一計數值和下一計數值是偶數時，將1個計數的加法校正施加于所述前一計數值和下一計數值的第一位及后續位。

6.一種AD轉換器，包括：

比較部分，將信號電平與閾值進行比較；和

計數器，在直到所述比較部分的輸出反轉為止的時段內，在輸入時鐘的兩個沿都進行計數以輸出前一計數值和下一計數值的加法值或減法值，

其中，所述計數器包括

第一鎖存電路，鎖存所述輸入時鐘，

第二鎖存電路，鎖存來自所述第一鎖存電路的輸出，

保持部分，保持前一計數值的第0位的數據，以及

校正部分，在所述第二鎖存電路的輸出和所述保持部分的輸出的基礎上關于所述前一計數值和下一計數值的第一位及后續位的數據進行計數校正，其中所述計數校正包括：

對于所述前一計數值和下一計數值的加法值，當所述前一計數值和下一計數值是奇數時，將1個計數的加法校正施加于所述前一計數值和下一計數值的第一位及后續位，或者

對于所述前一計數值和下一計數值的減法值，當所述前一計數值和下一計數值是偶數時，將1個計數的加法校正施加于所述前一計數值和下一計數值的第一位及后續位。