[發(fā)明專利]競(jìng)爭(zhēng)式RS-485總線多主通訊系統(tǒng)及其工作方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201310230084.3
• 申請(qǐng)日: 2013-06-09
• 公開(kāi)（公告）號(hào): CN103746890B
• 公開(kāi)（公告）日: 2018-05-18
• 發(fā)明（設(shè)計(jì)）人: 王偉峰;李波;陳清泰;金家紅;周政;汪岳榮;甄榮國(guó)
• 申請(qǐng)（專利權(quán)）人: 國(guó)家電網(wǎng)公司;浙江省電力公司;浙江創(chuàng)維自動(dòng)化工程有限公司;紹興電力局
• 主分類號(hào): H04L12/413
• 分類號(hào): H04L12/413
• 代理公司: 浙江翔隆專利事務(wù)所(普通合伙) 33206
• 代理人: 戴曉翔

競(jìng)爭(zhēng)式RS?485總線多主通訊系統(tǒng)及其工作方法，涉及一個(gè)通訊系統(tǒng)。目前，RS?485總線，節(jié)點(diǎn)數(shù)據(jù)傳輸時(shí)間長(zhǎng)，而且其只能檢測(cè)出總線沖突，不能主動(dòng)避讓，一旦出現(xiàn)沖突，需重新競(jìng)爭(zhēng)。本發(fā)明包括多個(gè)節(jié)點(diǎn)、接口芯片，其特征在于：節(jié)點(diǎn)設(shè)有同或門電路、雙路D型上升沿觸發(fā)器、或門電路，或門電路輸出端、節(jié)點(diǎn)接收信號(hào)端與接口芯片連接，接口芯片的正極輸出端與電源正極之間設(shè)第一電阻，接口芯片的負(fù)極輸出端與接地端之間設(shè)第二電阻。本技術(shù)方案采用硬件沖突檢測(cè)方式，以位為單位，一旦產(chǎn)生沖突，失敗的一方自動(dòng)退出，得到控制權(quán)的一方則可以繼續(xù)發(fā)送數(shù)據(jù)，保證本次數(shù)據(jù)正確發(fā)送。

技術(shù)領(lǐng)域

本發(fā)明涉及一個(gè)通訊系統(tǒng)。

背景技術(shù)

如圖1所示，在傳統(tǒng)的RS-485總線中，總是有一個(gè)唯一的主節(jié)點(diǎn)，其它節(jié)點(diǎn)均為從節(jié)點(diǎn)。其工作過(guò)程如圖2所示，通訊總是由主節(jié)點(diǎn)發(fā)起，從節(jié)點(diǎn)收到命令后，得到總線控制權(quán)，再向總線上發(fā)送信息。發(fā)送結(jié)束后，總線控制權(quán)又歸還給主節(jié)點(diǎn)。從節(jié)點(diǎn)只有在主節(jié)點(diǎn)問(wèn)詢時(shí)，才能發(fā)送數(shù)據(jù)，因此不能傳送告警等緊急數(shù)據(jù)；從節(jié)點(diǎn)間不能互通，只能通過(guò)主節(jié)點(diǎn)中轉(zhuǎn)，影響速度。為了提高節(jié)點(diǎn)數(shù)據(jù)傳送，引入總線監(jiān)聽(tīng)總線的競(jìng)爭(zhēng)機(jī)制，其工作流程如圖3所示，總線監(jiān)聽(tīng)式總線競(jìng)爭(zhēng)機(jī)制中依靠CPU對(duì)監(jiān)聽(tīng)到的總線數(shù)據(jù)與所發(fā)送的數(shù)據(jù)進(jìn)行比對(duì)，來(lái)判斷總線上傳輸?shù)臄?shù)據(jù)是否正確，以字節(jié)為單位。如果產(chǎn)生沖突，則本次發(fā)送失敗，需要等待一段時(shí)間后重新競(jìng)爭(zhēng)總線。其需要在CPU中增加節(jié)點(diǎn)競(jìng)爭(zhēng)的軟件模塊，由于需要軟件處理判斷時(shí)間，節(jié)點(diǎn)數(shù)據(jù)傳輸時(shí)間長(zhǎng)，而且其只能檢測(cè)出總線沖突，不能主動(dòng)避讓，一旦出現(xiàn)沖突，通訊失敗，需重新競(jìng)爭(zhēng)。

發(fā)明內(nèi)容

本發(fā)明要解決的技術(shù)問(wèn)題和提出的技術(shù)任務(wù)是對(duì)現(xiàn)有技術(shù)方案進(jìn)行完善與改進(jìn)，提供競(jìng)爭(zhēng)式RS-485總線多主通訊系統(tǒng)，以實(shí)現(xiàn)多主節(jié)點(diǎn)間的即可信息互通，提高通訊速度的目的。為此，本發(fā)明采取以下技術(shù)方案。

競(jìng)爭(zhēng)式RS-485總線多主通訊系統(tǒng)，包括設(shè)于總線上的多個(gè)節(jié)點(diǎn)、與總線相連的接口芯片，其特征在于：節(jié)點(diǎn)設(shè)有輸入端與節(jié)點(diǎn)發(fā)送信號(hào)端及節(jié)點(diǎn)接收信號(hào)端連接的同或門電路、與同或門電路輸出端連接的雙路D型上升沿觸發(fā)器、輸入端與雙路D型上升沿觸發(fā)器輸出端及節(jié)點(diǎn)發(fā)送信號(hào)端連接的或門電路，或門電路輸出端、節(jié)點(diǎn)接收信號(hào)端與接口芯片連接，接口芯片的正極輸出端與電源正極之間設(shè)第一電阻，接口芯片的負(fù)極輸出端與接地端之間設(shè)第二電阻。節(jié)點(diǎn)的發(fā)送信號(hào)端與接收信號(hào)端信號(hào)經(jīng)同或門電路后產(chǎn)生競(jìng)爭(zhēng)結(jié)果信號(hào)，相同時(shí)競(jìng)爭(zhēng)結(jié)果信號(hào)為高，表示發(fā)送成功，不同時(shí)競(jìng)爭(zhēng)結(jié)果信號(hào)為低，表示發(fā)送失敗；當(dāng)競(jìng)爭(zhēng)結(jié)果信號(hào)為低時(shí)，雙路D型上升沿觸發(fā)器輸出被置為1，經(jīng)或門電路后輸出為1，接口芯片停止發(fā)送數(shù)據(jù)；當(dāng)總線處于空閑狀態(tài)時(shí)，節(jié)點(diǎn)發(fā)送信號(hào)端及接收信號(hào)端均為高，競(jìng)爭(zhēng)結(jié)果信號(hào)為高，處理器從節(jié)點(diǎn)的發(fā)送信號(hào)端發(fā)送數(shù)據(jù)，在第一個(gè)下降沿，雙路D型上升沿觸發(fā)器輸出為0，此時(shí)或門的輸出由發(fā)送信號(hào)端信號(hào)決定，當(dāng)發(fā)送信號(hào)端信號(hào)為0時(shí)，接口芯片向總線輸出0，當(dāng)發(fā)送信號(hào)端信號(hào)為1時(shí)，接口芯片處于接收狀態(tài)，總線由第一電阻和第二電阻維持1的狀態(tài)。在總線競(jìng)爭(zhēng)過(guò)程中，由于多個(gè)節(jié)點(diǎn)同時(shí)向總線上發(fā)送數(shù)據(jù)，當(dāng)同時(shí)有“0”、“1”時(shí)，即會(huì)產(chǎn)生沖突，會(huì)造成節(jié)點(diǎn)接口損壞，嚴(yán)重時(shí)會(huì)導(dǎo)致總線癱瘓，為避免總線沖突，在節(jié)點(diǎn)接口設(shè)計(jì)時(shí)采用類似開(kāi)漏輸出的方式，即節(jié)點(diǎn)接口只向總線上輸出“0”信號(hào)，“1”信號(hào)靠總線上匹配的第一、第二電阻保持，以此避免節(jié)點(diǎn)間的數(shù)據(jù)沖突。本系統(tǒng)中采用硬件沖突檢測(cè)方式，以位為單位，一旦產(chǎn)生沖突，失敗的一方自動(dòng)退出，得到控制權(quán)的一方則可以繼續(xù)發(fā)送數(shù)據(jù)，保證本次數(shù)據(jù)正確發(fā)送。因此，本技術(shù)方案具有更直接的沖突檢測(cè)與退出機(jī)制，保證高優(yōu)先級(jí)的節(jié)點(diǎn)可以優(yōu)先發(fā)送數(shù)據(jù)，無(wú)需延時(shí)重發(fā)機(jī)制。

作為對(duì)上述技術(shù)方案的進(jìn)一步完善和補(bǔ)充，本發(fā)明還包括以下附加技術(shù)特征。

節(jié)點(diǎn)發(fā)送信號(hào)端經(jīng)非門電路后與雙路D型上升沿觸發(fā)器的CLK引腳相連。

競(jìng)爭(zhēng)式RS-485總線多主通訊系統(tǒng)工作方法，其特征在于包括以下步驟：