[發明專利]交流位置伺服系統控制裝置

無效

• 申請號: 201310229125.7
• 申請日: 2013-06-08
• 公開（公告）號: CN103279062A
• 公開（公告）日: 2013-09-04
• 發明（設計）人: 高強;孔建平;侯遠龍
• 申請（專利權）人: 南京理工大學
• 主分類號: G05B19/042
• 分類號: G05B19/042;G05B19/404
• 代理公司: 南京理工大學專利中心 32203
• 代理人: 馬魯晉

1.一種交流位置伺服系統控制裝置，其特征在于，包括DSP控制模塊[I]、雙口RAM模塊[II]、DSP辨識模塊[III]和電源模塊[IV]，其中DSP控制模塊[I]、雙口RAM模塊[II]、DSP辨識模塊[III]依次連接，DSP控制模塊[I]將伺服電機的控制電壓值通過雙口RAM模塊[II]共享給DSP辨識模塊[III]，同時，DSP辨識模塊[III]預測出對象下一時刻的位置數據，并通過雙口RAM模塊[II]傳輸給DSP控制模塊[I]，電源模塊[IV]為上述三個模塊供電。

2.根據權利要求1所述的交流位置伺服系統控制裝置，其特征在于，所述DSP控制模塊[I]包括DSP芯片、DA模塊、CAN通信模塊、I/O模塊和EEPROM模塊，所述DA模塊、CAN通信模塊、I/O模塊和EEPROM模塊均與DSP芯片相連，DSP芯片計算出DA值，通過與DSP芯片外部接口連接的DA模塊輸出控制電壓值，DSP芯片通過CAN通信模塊和上位機進行數據通信，DSP芯片通過IIC總線擴展的I/O模塊讀取當前位置量，EEPROM模塊對斷電后神經網絡權值和小波平移因子和伸縮因子的數據進行保存。

3.根據權利要求2所述的交流位置伺服系統控制裝置，其特征在于，所述DSP芯片的型號為TMS320F28335、DA模塊包括DAC8544IPBFR芯片、DM74ALS138M芯片、74LVC16373ADGVRE4芯片，CAN通信模塊包括SN65HVD230D芯片，I/O模塊包括PCF8574T芯片、TMP82C55AP-10芯片、74LVC16373ADGVRE4芯片和74LVX3245芯片，EEPROM模塊包括24LC256-E/P芯片；上述模塊的引腳連接關系為：

DA模塊與DSP芯片的引腳連接關系為：

芯片DAC8544IPBFR[U1]的20～5腳D0～D15與TMS320F28335[U31]的XD15～XD31腳相連，芯片DAC8544IPBFR[U1]的1腳接5V模擬電源，5V模擬電源通過去耦第四電容[U4]、第六電容[U6]接模擬地，芯片DAC8544IPBFR[U1]的2腳接模擬地；芯片DAC8544IPBFR[U1]的4腳接5V數字電源，5V數字電源通過去耦第三電容[C3]、第五電容[C5]接數字地，芯片DAC8544IPBFR[U1]的3腳接數字地；TMS320F28335[U31]的XA0～XA2接芯片DM74ALS138M[U29]的1、2、3腳A、B、C，TMS320F28335[U31]的145腳接芯片DM74ALS138M[U29]的4、5腳芯片DM74ALS138M[U29]的15腳與芯片DAC8544IPBFR[U1]的25腳相連，芯片DAC8544IPBFR[U1]的30腳與芯片74LVC16373ADGVRE4[U40]的2腳1Q1相連，鎖存器74LVC16373ADGVRE4[U40]的36腳1D1與芯片TMS320F28335[U31]的5腳GPIO0相連；芯片DAC8544IPBFR[U1]的29腳RST與芯片74LVC16373ADGVRE4[U40]的3腳1Q2相連，鎖存器74LVC16373ADGVRE4[U40]的46腳1D2與芯片TMS320F28335[U31]的6腳GPIO1相連；芯片DAC8544IPBFR[U1]的23腳A1與芯片74LVC16373ADGVRE4[U40]的5腳1Q3相連，鎖存器74LVC16373ADGVRE4[U40]的44腳1D3與芯片TMS320F28335[U31]的4腳GPIO2相連；芯片DAC8544IPBFR[U1]的24腳A0與芯片74LVC16373ADGVRE4[U40]的6腳1Q4相連，鎖存器74LVC16373ADGVRE4[U40]的43腳2D4與芯片TMS320F28335[U31]的10腳GPIO3相連；芯片DAC8544IPBFR[U1]的27腳LDAC與芯片74LVC16373ADGVRE4[U40]的8腳1Q5相連，鎖存器74LVC16373ADGVRE4[U40]的41腳2D5與芯片TMS320F28335[U31]的11腳GPIO4相連；

CAN通信模塊與DSP芯片的引腳連接關系為：

芯片SN65HVD230D[U21]的1腳TXD與TMS320F28335[U31]的176腳CANTXA相連，芯片SN65HVD230D[U21]的4腳RXD與TMS320F28335[U31]的1腳CANRXA相連，芯片SN65HVD230D[U21]的8腳RS接地；芯片SN65HVD230D[U27]的1腳TXD與TMS320F28335[U31]的17腳CANTXB相連，芯片SN65HVD230D[U27]的4腳RXD與TMS320F28335[U31]的19腳CANRXB相連，芯片SN65HVD230D[U27]的8腳RS接地；

I/O模塊與DSP芯片的引腳連接關系為：

芯片PCF8574T[U30]的15腳SDA與TMS320F28335[U31]的74腳SDAA相連，芯片PCF8574T[U30]的14腳SCL與TMS320F28335[U31]的75腳SCLA相連；芯片PCF8574T[U30]的13腳與TMS320F28335[U31]的20腳相連；芯片PCF8574T[U30]的4、5、6、7、9、10、11、12腳通過芯片74LVX3245[U47]的3、4、5、6、7、8、9、10腳相連將3.3V電平I/O轉換為5V電平I/O；芯片PCF8574T[U34]的15腳SDA與TMS320F28335[U31]的74腳SDAA相連，芯片PCF8574T[U34]的14腳SCL與TMS320F28335[U31]的75腳SCLA相連；芯片PCF8574T[U34]的13腳與TMS320F28335[U31]的21腳相連；芯片PCF8574T[U34]的4、5、6、7、9、10、11、12腳與芯片TMP82C55AP-10[U37]的34～27腳即D0～D7相連；芯片PCF8574T[U34]的PA0～PA7、PB0～PB7、PC0～PC7分別與三個芯片74LVX3245[U44～U46]的3、4、5、6、7、8、9、10腳相連轉換為5V電平I/O；芯片TMP82C55AP-10[U37]的8腳A1與鎖存器74LVC16373ADGVRE4[U41]的13腳2Q1相連，鎖存器74LVC16373ADGVRE4[U41]的36腳2D1與芯片TMS320F28335[U31]的5腳GPIO0相連；芯片TMP82C55AP-10[U37]的9腳A0與鎖存器74LVC16373ADGVRE4[U41]的14腳2Q2相連，鎖存器74LVC16373ADGVRE4[U41]的35腳2D2與芯片TMS320F28335[U31]的6腳GPIO1相連；芯片TMP82C55AP-10[U37]的5腳與鎖存器74LVC16373ADGVRE4[U41]的16腳2Q3相連，鎖存器74LVC16373ADGVRE4[U41]的33腳2D3與芯片TMS320F28335[U31]的4腳GPIO2相連；芯片TMP82C55AP-10[U37]的36腳與鎖存器74LVC16373ADGVRE4[U41]的17腳2Q4相連，鎖存器74LVC16373ADGVRE4[U41]的32腳2D4與芯片TMS320F28335[U31]的10腳GPIO3相連；芯片TMP82C55AP-10[U37]的6腳與鎖存器74LVC16373ADGVRE4[U41]的19腳2Q5相連，鎖存器74LVC16373ADGVRE4[U41]的30腳2D5與芯片TMS320F28335[U31]的11腳GPIO4相連；芯片TMP82C55AP-10[U37]的35腳RESET與鎖存器74LVC16373ADGVRE4[U41]的20腳2Q6相連，鎖存器74LVC16373ADGVRE4[U41]的29腳2D6與芯片TMS320F28335[U31]的12腳GPIO5相連；

EEPROM模塊與DSP芯片的引腳連接關系為：

芯片24LC256-E/P[U12]的6腳SCL與TMS320F28335[U31]的75腳SCLA相連,芯片24LC256-E/P[U12]的5腳SDA與TMS320F28335[U31]的74腳SDAA相連。