[發明專利]一種減小石墨烯頂柵FET器件寄生電阻的方法

在審

• 申請號: 201310228422.X
• 申請日: 2013-06-08
• 公開（公告）號: CN103346088A
• 公開（公告）日: 2013-10-09
• 發明（設計）人: 麻芃;金智;史敬元;張大勇;彭松昂;陳嬌
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 任巖

技術領域

本發明涉及石墨烯頂柵FET器件制備技術領域，尤其涉及一種減小石墨烯頂柵FET器件寄生電阻的方法，該方法是利用自對準方法來減小石墨烯頂柵FET器件的寄生電阻，從而提高器件信號電流、跨導、增益和截止頻率。

背景技術

以石墨烯為材料的納米電子學，由于石墨烯超高的載流子遷移率和載流子飽和漂移速度，被認為具有極大的應用前景，極富潛力可以替代硅材料。在石墨烯頂柵FET器件的發展過程中，寄生電阻對器件的開關電流比、跨導、本征增益和截止頻率等電學特性都具有重要影響。寄生電阻主要包括接觸金屬體電阻、金屬石墨烯接觸電阻以及柵源、柵漏之間的石墨烯溝道通路電阻。其中，柵源、柵漏之間的溝道通路電阻由柵源、柵漏間距和石墨烯面電阻決定，而柵源、柵漏間距則由于光刻套準精度的限制，在減小到一定長度后難以繼續縮短。

發明內容

(一)要解決的技術問題

有鑒于此，本發明的主要目的在于提供一種減小石墨烯頂柵FET器件寄生電阻的方法，以減小石墨烯頂柵FET器件的寄生電阻，從而提高器件信號電流、跨導、增益和截止頻率。

(二)技術方案

為達到上述目的，本發明提供了一種減小石墨烯頂柵FET器件寄生電阻的方法，該方法是利用頂柵金屬作為掩膜保護頂柵金屬下柵介質，對石墨烯頂柵FET器件進行腐蝕，去除柵源、柵漏間石墨烯溝道區上覆蓋的柵介質，然后蒸鍍一層金屬覆蓋柵源、柵漏間石墨烯材料上形成金屬石墨烯接觸，消除柵源、柵漏之間距離引入的溝道通路電阻。

上述方案中，所述石墨烯頂柵FET器件包括絕緣襯底、導電通道、源電極、漏電極、柵介質層和柵電極，其中導電通道由石墨烯材料構成，形成于絕緣襯底上，源電極和漏電極分別形成于導電通道的兩端，柵介質層覆蓋在導電通道上，柵電極位于柵介質層之上，且柵介質層采用氧化硅、氧化鋁、氧化鉿、氧化鋯或氧化鈦構成。

上述方案中，所述柵介質層采用氧化硅、氧化鋁、氧化鉿、氧化鈦或氧化鋯。

上述方案中，所述對石墨烯頂柵FET器件進行腐蝕，采用的腐蝕液包括氫氟酸、鹽酸、磷酸、硫酸、硝酸、氫氧化鉀溶液或四甲基氫氧化銨。

上述方案中，所述蒸鍍一層金屬覆蓋柵源、柵漏間石墨烯材料上，蒸鍍的金屬包括鈦和金、鎳和金、鈀和金、鉻和金、鉑和金。

上述方案中，所述蒸鍍金屬的方法包括電子束蒸發、熱蒸發或濺射。

上述方案中，所述蒸鍍金屬的厚度小于柵介質層的厚度。

(三)有益效果

從上述技術方案中可以看出，本發明具有以下有益效果：

1、本發明提供的減小石墨烯頂柵FET器件寄生電阻的方法，采用自對準方法，通過減小柵源、柵漏間距離來減小溝道通路電阻，從而有效的增加了器件的開態電流，提高了器件的跨導和截止頻率。

2、本發明提供的減小石墨烯頂柵FET器件寄生電阻的方法，是對已制備的石墨烯頂柵FET器件進行處理，工藝簡單，具有良好的可行性。

附圖說明

圖1至圖3是依照本發明實施例的減小石墨烯頂柵FET器件寄生電阻的工藝流程圖；

圖4是依照本發明實施例的減小石墨烯頂柵FET器件寄生電阻前后的器件轉移特性曲線。

其中，絕緣襯底10、導電通道11、源金屬12、漏金屬13、柵介質14、柵金屬15、蒸鍍金屬16。所述導電通道11設置于絕緣襯底10上，所述導電通道11由石墨烯構成，所述源電極12和漏電極13分別設置于導電溝道11的兩端，所述柵介質14設置于導電通道11上，所述柵金屬15設置于柵介質14上。

具體實施方式

為使本發明的目的、技術方案和優點更加清楚明白，以下結合具體實施例，并參照附圖，對本發明進一步詳細說明。

本發明提供了一種減小石墨烯頂柵FET器件寄生電阻的方法，該方法是利用頂柵金屬作為掩膜保護頂柵金屬下柵介質，對石墨烯頂柵FET器件進行腐蝕，去除柵源、柵漏間石墨烯溝道區上覆蓋的柵介質，然后蒸鍍一層金屬覆蓋柵源、柵漏間石墨烯材料上形成金屬石墨烯接觸，消除柵源、柵漏之間距離引入的溝道通路電阻。本發明是通過自對準的方法蒸鍍金屬以減小柵源、柵漏間距離，從而減小石墨烯溝道通路電阻，可以增大器件的跨導、開關電流比、截止頻率和器件的本征增益。