[發明專利]三維電阻性隨機存取存儲器器件、其操作方法及其制造方法

有效

• 申請號: 201310226492.1
• 申請日: 2013-06-07
• 公開（公告）號: CN103490008B
• 公開（公告）日: 2017-08-11
• 發明（設計）人: 申有哲;梁民圭
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L45/00
• 分類號: H01L45/00;G11C13/00
• 代理公司: 北京天昊聯合知識產權代理有限公司11112
• 代理人: 陳源,張帆

相關申請的交叉引用

本美國非臨時專利申請根據35U.S.C.§119條款要求于2012年9月5日提交的韓國專利申請No.10-2012-0098463的優先權，通過引用將該韓國專利申請全部內容并入本文。

技術領域

本文的公開涉及一種半導體器件，且更具體涉及一種三維電阻性隨機存取存儲器（3D RRAM）器件、其操作方法及其制造方法。

背景技術

已經提出三維集成電路（3D-IC）存儲器技術以致力于增加半導體存儲器器件的容量。在各種3D-IC存儲器技術構造中，多個存儲器單元以三維排列。雖然已經考慮采用精細圖案技術或多級單元（MLC）技術來促進存儲器器件的更高集成度，但是這種精細圖案技術通常伴隨著更高的制造成本，且MLC技術在增加單個存儲器單元中可存儲的數據位的數量方面存在一定局限。因此，作為用于實現增加的存儲器容量的工藝設計技術的候選，3D-IC存儲器技術方案已經變得具有吸引力。

近來，已經提出“沖孔-插塞”技術作為能大幅增加存儲器容量的3D-IC存儲器技術的示例。這種沖孔-插塞技術包括在襯底上順序堆疊多個薄層并形成貫穿多個薄層的插塞。

發明內容

發明概念的各個實施例都針對三維電阻性隨機存取存儲器（3D RRAM）器件、其操作方法及其制造方法。

根據一些實施例，半導體器件包括：在水平方向上延伸的襯底；在襯底上在相對于襯底的水平延伸方向的垂直方向上延伸的有源柱；在襯底上沿著有源柱在垂直方向上延伸的可變電阻性圖案，可變電阻性圖案的電阻響應于其氧化或還原而改變；以及位于有源柱側壁的柵極。

在一些實施例中，有源柱是包括側壁和基底的杯形結構。

在一些實施例中，可變電阻性圖案是包括側壁和基底的杯形結構。

在一些實施例中，可變電阻性圖案位于有源柱的側壁的內部區域處并位于有源柱的基底上。

在一些實施例中，可變電阻性圖案是中空結構，該中空結構包括位于有源柱的側壁的內部區域處的側壁。

在一些實施例中，有源柱是包括側壁和基底的杯形結構，且其中有源柱的側壁包括第一和第二有源層。

在一些實施例中，半導體器件還包括在有源柱和襯底之間的單晶材料的焊盤。

在一些實施例中，單晶材料的焊盤具有與有源柱的外側壁對齊的外側壁。

在一些實施例中，有源柱的底部接觸襯底且其中電阻性圖案的底部在垂直方向上與有源柱的底部間隔開。

在一些實施例中，電阻性圖案在水平方向上具有小于20nm的厚度。

在一些實施例中，可變電阻性圖案是具有側壁的中空結構，且其中有源柱位于可變電阻性圖案的側壁的內部區域處。

在一些實施例中，半導體器件還包括：襯底上的多個層間介電層；多個柵極圖案，每個柵極圖案都位于鄰近的下層間介電層和鄰近的上層間介電層之間；其中有源柱和可變電阻性圖案在垂直方向上延伸穿過多個層間介電層和多個柵極圖案；其中：多個柵極圖案的最上柵極圖案包括上選擇晶體管的上選擇柵極；多個柵極圖案的最下柵極圖案包括下選擇晶體管的下選擇柵極；且上選擇柵極和下選擇柵極之間的多個柵極圖案的剩余柵極圖案包括半導體器件的單元串的存儲器單元晶體管的控制柵極；且其中半導體器件包括半導體存儲器器件。

在一些實施例中：連接在半導體器件的第一水平方向上排列的共享所述半導體存儲器器件的同一層的存儲器單元晶體管的控制柵極，以提供半導體存儲器器件的字線；半導體器件的單元串的存儲器單元晶體管通過垂直溝道串聯耦合在一起；且連接在半導體器件的第二水平方向上排列的垂直溝道的上部，以提供半導體存儲器器件的位線。

在一些實施例中：最上柵極圖案包括第一和第二最上柵極圖案，第一和第二最上柵極圖案用于半導體存儲器器件的第一和第二上選擇晶體管的第一和第二上選擇柵極；且最下柵極圖案包括第一和第二最下柵極圖案，第一和第二最下柵極圖案用于半導體存儲器器件的第一和第二下選擇晶體管的第一和第二下選擇柵極。

在一些實施例中：有源柱在水平方向上相鄰于上選擇晶體管的上選擇柵極、下選擇晶體管的下選擇柵極以及存儲器單元晶體管的控制柵極；且可變電阻性圖案在水平方向上相鄰于存儲器單元晶體管的控制柵極且在水平方向上不相鄰于上選擇晶體管的上選擇柵極和下選擇晶體管的下選擇柵極。

在一些實施例中，半導體器件還包括位于有源柱和襯底之間的單晶材料的焊盤。