[發(fā)明專利]具有改良的柵極高度均勻性的半導(dǎo)體裝置及其制造方法

有效

• 申請?zhí)枺?/td>: 201310225298.1
• 申請日: 2013-06-07
• 公開（公告）號: CN103489784A
• 公開（公告）日: 2014-01-01
• 發(fā)明（設(shè)計）人: 謝瑞龍;蔡秀雨;A·C·魏;R·米勒
• 申請（專利權(quán)）人: 格羅方德半導(dǎo)體公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78
• 代理公司: 北京戈程知識產(chǎn)權(quán)代理有限公司 11314
• 代理人: 程偉;王錦陽

1.一種制造半導(dǎo)體裝置的方法，包括：

在半導(dǎo)體表面上形成包含多晶硅柵極及帽蓋的臨時柵極結(jié)構(gòu)；

形成間隔體于該臨時柵極結(jié)構(gòu)四周；

移除該帽蓋以及該間隔體的一部分；

沉積覆于該多晶硅柵極上的均勻襯板；

移除覆于該多晶硅柵極上的該均勻襯板的一部分以及該多晶硅柵極，以形成柵極溝槽；以及

在該柵極溝槽中形成取代金屬柵極。

2.根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括：

形成與該間隔體相鄰的數(shù)個主動區(qū)；

沉積絕緣體于該均勻襯板上方；

沉積層間電介質(zhì)材料于該取代金屬柵極及該絕緣體上方；

蝕刻穿過該層間電介質(zhì)材料、該絕緣體及該襯板的數(shù)個通孔，以暴露所述主動區(qū)；以及

用金屬填充所述通孔，以形成所述主動區(qū)的數(shù)個接觸件。

3.根據(jù)權(quán)利要求2所述的方法，其中，沉積該絕緣體包括沉積具有K值不超過約5.5的材料于該均勻襯板上方。

4.根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括：

形成與該間隔體相鄰的數(shù)個主動區(qū)；

沉積絕緣體于該均勻襯板上方；

在移除該均勻襯板的該一部分與該多晶硅柵極以形成該柵極溝槽之前，平坦化該絕緣體至該均勻襯板；

沉積層間電介質(zhì)材料于該取代金屬柵極及該絕緣體上方；

蝕刻穿過該層間電介質(zhì)材料、該絕緣體及該襯板的數(shù)個通孔，以接觸所述主動區(qū)；以及

用金屬填充所述通孔，以形成所述主動區(qū)的數(shù)個接觸。

5.根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括：

沉積第一絕緣體于該均勻襯板上方；

在移除該均勻襯板的該一部分與該多晶硅柵極以形成該柵極溝槽之前，平坦化該第一絕緣體至該均勻襯板；

使經(jīng)平坦化的該第一絕緣體凹陷；

沉積第二絕緣體于該已凹陷的第一絕緣體上方；以及

平坦化該第二絕緣體至該均勻?qū)印?/p>

6.根據(jù)權(quán)利要求1所述的方法，其中，移除該帽蓋及該間隔體的該一部分包括：

沉積間隙填充材料于該半導(dǎo)體襯底上方；

平坦化該間隙填充材料；

回蝕該間隙填充材料，以暴露該帽蓋及該間隔體的該一部分；以及

蝕刻該帽蓋以及該間隔體的該暴露部分。

7.根據(jù)權(quán)利要求1所述的方法，其中，在該柵極溝槽中形成該取代金屬柵極包括：使該取代金屬柵極的下半部位于具有第一厚度的間隔體部分之間，以及使該取代金屬柵極的上半部位于具有小于該第一厚度的第二厚度的均勻襯板部分之間。

8.根據(jù)權(quán)利要求1所述的方法，其中，沉積該均勻襯板包括：通過原子層沉積法沉積覆于該多晶硅柵極上的均勻氮化物層至有約3納米至約8納米的厚度。

9.根據(jù)權(quán)利要求1所述的方法，其中，沉積該均勻襯板包括：沉積覆于該多晶硅柵極上的均勻氮化物層，且其中，該方法進(jìn)一步包括定向沉積氮化物附加層于該均勻氮化物層上方。

10.一種制造半導(dǎo)體裝置的方法，包括：

在半導(dǎo)體表面上形成數(shù)個臨時柵極結(jié)構(gòu)；

在所述臨時柵極結(jié)構(gòu)四周形成主動區(qū)；

移除覆于所述臨時柵極結(jié)構(gòu)上且相鄰所述臨時柵極結(jié)構(gòu)的材料，以暴露所述臨時柵極結(jié)構(gòu)；

沉積覆于所述臨時柵極結(jié)構(gòu)上的均勻襯板；

沉積絕緣體材料于該均勻襯板上方；

平坦化該絕緣體材料至該均勻襯板，并暴露覆于所述臨時柵極結(jié)構(gòu)上的該均勻襯板的數(shù)個部分；

移除覆于所述臨時柵極結(jié)構(gòu)上的該均勻襯板的所述部分以及所述臨時柵極結(jié)構(gòu)，以形成數(shù)個柵極溝槽；以及

在所述柵極溝槽中形成取代金屬柵極。

11.根據(jù)權(quán)利要求10所述的方法，其中，形成臨時柵極結(jié)構(gòu)包括：形成NFET臨時柵極結(jié)構(gòu)于該半導(dǎo)體表面的NFET區(qū)上，以及形成PFET臨時柵極結(jié)構(gòu)于該半導(dǎo)體表面的PFET區(qū)上；以及其中，形成主動區(qū)包括形成數(shù)個NFET主動區(qū)及數(shù)個PFET主動區(qū)。