[發(fā)明專(zhuān)利]動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201310224973.9
• 申請(qǐng)日: 2013-06-07
• 公開(kāi)（公告）號(hào): CN104240750B
• 公開(kāi)（公告）日: 2017-06-23
• 發(fā)明（設(shè)計(jì)）人: 李書(shū)毅;劉燕君
• 申請(qǐng)（專(zhuān)利權(quán)）人: 華邦電子股份有限公司
• 主分類(lèi)號(hào): G11C11/40
• 分類(lèi)號(hào): G11C11/40
• 代理公司: 隆天知識(shí)產(chǎn)權(quán)代理有限公司72003
• 代理人: 張然,李昕巍

技術(shù)領(lǐng)域

本發(fā)明是有關(guān)于一種存儲(chǔ)器裝置，且特別是有關(guān)于一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器裝置。

背景技術(shù)

隨著電子科技的進(jìn)步，電子產(chǎn)品已成為人們生活中不可獲缺的工具。為可提供高速且大量的數(shù)據(jù)儲(chǔ)存以及處理動(dòng)作，大容量且高效率的存儲(chǔ)器裝置成為電子產(chǎn)品中的一個(gè)重要的元件。

在現(xiàn)有的技術(shù)領(lǐng)域中，動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器裝置中，每一個(gè)記憶庫(kù)(bank)至多可以提供64個(gè)位元的存取，而每一個(gè)記憶庫(kù)由8個(gè)行節(jié)(column segment)所組成，也就是說(shuō)，每一個(gè)行節(jié)可同時(shí)提供8個(gè)位元的數(shù)據(jù)存取。在進(jìn)行讀取的動(dòng)作時(shí)，每一個(gè)行節(jié)中有一個(gè)字線(word line)以及行選擇線(column selecting line)被打開(kāi)，8個(gè)位元的數(shù)據(jù)會(huì)通過(guò)相對(duì)應(yīng)的數(shù)據(jù)緩沖電路，被寫(xiě)回至存儲(chǔ)器裝置中的感測(cè)放大器中。

值得注意的是，數(shù)據(jù)緩沖電路的布局會(huì)配合其所對(duì)應(yīng)的行節(jié)的電路大小來(lái)進(jìn)行。而在現(xiàn)有技術(shù)的架構(gòu)下，存儲(chǔ)器裝置的存取頻寬是被限制住的，當(dāng)有提供更大的存取效率的需求時(shí)，則會(huì)產(chǎn)生困難。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器裝置，可有效加快其存取速度。

本發(fā)明的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器裝置，包括多個(gè)存儲(chǔ)單元陣列區(qū)塊、多個(gè)感測(cè)放大器以及多個(gè)數(shù)據(jù)緩沖電路。感測(cè)放大器分別與存儲(chǔ)單元陣列區(qū)塊相鄰配置，并分別耦接存儲(chǔ)單元陣列區(qū)塊的多條位元線。數(shù)據(jù)緩沖電路彼此沿?cái)?shù)據(jù)線的延伸方向相鄰排列，且數(shù)據(jù)緩沖電路分別通過(guò)多條數(shù)據(jù)線耦接感測(cè)放大器。其中，部分?jǐn)?shù)據(jù)線跨越第一部分的數(shù)據(jù)緩沖電路的表面與第二部分的數(shù)據(jù)緩沖電路相耦接。

基于上述，本發(fā)明提供配合存儲(chǔ)單元陣列區(qū)塊的多個(gè)感測(cè)放大器，并提供與感測(cè)放大器對(duì)應(yīng)的多個(gè)數(shù)據(jù)緩沖電路。如此一來(lái)，多個(gè)存儲(chǔ)單元陣列區(qū)塊可以同時(shí)被啟動(dòng)以進(jìn)行存取，有效的加快存儲(chǔ)器裝置的存取速度，并進(jìn)以提升所屬系統(tǒng)的效能。

為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合所附圖式作詳細(xì)說(shuō)明如下。

附圖說(shuō)明

圖1繪示本發(fā)明一實(shí)施例的存儲(chǔ)器裝置的示意圖。

圖2A繪示本發(fā)明一實(shí)施例數(shù)據(jù)緩沖電路的布局方式示意圖。

圖2B繪示本發(fā)明一實(shí)施例的存儲(chǔ)單元陣列區(qū)塊、感測(cè)放大器以及數(shù)據(jù)緩沖電路的布局關(guān)系示意圖。

圖3繪示本發(fā)明實(shí)施例的數(shù)據(jù)緩沖電路的實(shí)施方式的示意圖。

其中，附圖標(biāo)記說(shuō)明如下：

100：動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器裝置

111、112：存儲(chǔ)單元陣列區(qū)塊

131、132：數(shù)據(jù)緩沖電路

121、122：感測(cè)放大器

BL11～BL1N、BL21～BL2N：位元線

MDQ11～MDQ1M、MDQ21～MDQ2M、MDQ、bMDQ：數(shù)據(jù)線

1211、1212：子感測(cè)放大器

300：數(shù)據(jù)緩沖電路

WCTRL：寫(xiě)入控制信號(hào)

RCTRL：讀出控制信號(hào)

RWD：數(shù)據(jù)傳輸線

具體實(shí)施方式

請(qǐng)參照?qǐng)D1，圖1繪示本發(fā)明一實(shí)施例的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器裝置100的示意圖。動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器裝置100包括多個(gè)存儲(chǔ)單元陣列區(qū)塊111、112、多個(gè)感測(cè)放大器121、122以及多個(gè)數(shù)據(jù)緩沖電路131及132。感測(cè)放大器121、122分別對(duì)應(yīng)存儲(chǔ)單元陣列區(qū)塊111、112，并且，感測(cè)放大器121通過(guò)位元線BL11～BL1N耦接至存儲(chǔ)單元陣列區(qū)塊111，而感測(cè)放大器122通過(guò)位元線BL21～BL2N耦接至存儲(chǔ)單元陣列區(qū)塊112。此外，為減少電路布局時(shí)所需要的跑線面積，感測(cè)放大器121以及122分別與其所對(duì)應(yīng)的存儲(chǔ)單元陣列區(qū)塊111以及112相鄰近配置。

數(shù)據(jù)緩沖電路131及132分別與感測(cè)放大器122及121相耦接，并且，數(shù)據(jù)緩沖電路131及132彼此相鄰排列。其中，數(shù)據(jù)緩沖電路131通過(guò)數(shù)據(jù)線MDQ11～MDQ1M耦接至感測(cè)放大器122，而數(shù)據(jù)緩沖電路132則通過(guò)數(shù)據(jù)線MDQ21～MDQ2M耦接至感測(cè)放大器121。

在電路布局上，以存儲(chǔ)器裝置100建構(gòu)為集成電路的情況下，數(shù)據(jù)線MDQ21～MDQ2M可以跨越數(shù)據(jù)緩沖電路131的表面，并在不與數(shù)據(jù)緩沖電路131中的線路發(fā)生短路的情況下來(lái)與數(shù)據(jù)緩沖電路132相耦接。