[發明專利]一種快速穩定的低失真開關自舉驅動取樣電路

無效

• 申請號: 201310224193.4
• 申請日: 2013-06-07
• 公開（公告）號: CN103259515A
• 公開（公告）日: 2013-08-21
• 發明（設計）人: 楊俊杰;楊柳
• 申請（專利權）人: 楊俊杰;楊柳
• 主分類號: H03K17/60
• 分類號: H03K17/60
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及電子工程中的半導體工藝和電路設計技術，以及使用半導體工藝實現的混合信號電路系統。

背景技術

開關自舉取樣電路廣泛應用于各種模數轉換器如Pipeline?AD，Delta-Sigma?ADC以及其它的混合信號電路系統如濾波器和數模轉換器等，用于在分立的時間點取樣輸入信號電壓，然后進行分立信號處理過程。

如圖1是NMOS和PMOS溝道電阻的特性。當晶體管門電壓固定時，溝道電阻隨輸入信號電壓的變化而變化，所以如果在取樣電路中直接使用，會造成很大的電路失真。

為了克服溝道電阻隨輸入電壓的變化，通常使用PMOS和NMOS并聯（傳輸門）的方式。如圖1所示，當由于NMOS溝道電阻隨輸入電壓升高而降低，而PMOS溝道電阻隨輸入電壓升高而增大，所以NMOS和PMOS并聯所構成的傳輸門電路可以使得聯合的溝道電阻值保持在比較恒定的水平。

傳輸門使用限制是：輸入電壓幅度必須在??????????????????????????????????????????????????和???之間，否則輸出電壓不能跟上輸入電壓的幅值變化。這樣對取樣電路的工作范圍有很大限制。

所以傳統的采樣電路使用單個NMOS，但加上自舉電路控制的時鐘來控制失真水平。如圖2所示，NM4?是取樣NMOS，它的門電壓在時鐘CK低時通過NM5?和NM6?釋放電荷到地，所以保持低電壓；當時鐘電壓變高，通過耦合電容使得NM4?的門電壓也變高；但始終保持門電壓和輸入電壓之差為常數電壓值。從而實現恒定溝道電阻和低失真的取樣電路。

但是傳統自舉取樣電路有很多缺點。如圖2所示，由于對耦合電容進行充電的晶體管不能完全截止，所以在時鐘高時取樣NMOS的門電壓會發生衰減，從而對電路的傳輸區域的精度/失真造成負面影響。結果如圖3?所示，左邊是取樣NMOS門電壓和輸入電壓波形，門電壓雖然隨輸入電壓有所變化，但上下波動的幅度不一。而右邊則是電路穩定所需時間。如節點S1需要0.5毫秒才能穩定下來。這是由于大的耦合電容及充放電電路的高阻值造成的。?

發明內容

一種快速穩定的低失真開關自舉驅動取樣電路，其特征在于：包括時鐘控制開關以及正反向偏置二極管，所述時鐘控制開關和正反向偏置二極管形成充放電電路，所述充放電電路控制時鐘的電壓水平，使得開關控制信號隨輸入信號電壓水平同步變換。從而減小電路的失真。

優選的，所述時鐘控制開關和正反向偏置二極管形成充放電電路，所述充放電電路控制節點電壓，所述電壓在時鐘低電平時為Vcc-Vthp，時鐘高電平時為Vcc-Vthp+Vin。??這樣使得取樣NMOS的門電壓始終比輸入信號高Vcc-Vthp，來取得低失真取樣電路的功能。

優選的，在時鐘高電平時，所述二極管正向導通對耦合電容進行充電。所以電路能快速穩定。

優選的，在時鐘低電平時，所述二極管反向截止，時鐘控制的開關也截止。所以取樣NMOS的門電壓沒法對電源充電（或漏電），所以門電壓不會衰減，也有利于保持電路的低失真特性。

附圖說明

???圖1為NMOS和PMOS溝道電阻隨輸入電壓的變化。

??圖2為傳統的自舉取樣電路。

???圖3?為傳統的自舉取樣電路的輸入輸出信號以及電路穩定時間波形。

??圖4為本發明的自舉取樣電路結構。

??圖5?為本發明自舉取樣電路的門控制電壓隨輸入信號和時鐘的變化波形。

圖6?為本發明自舉取樣電路的輸出電壓波形以及電路穩定所需時間。

如下具體實施方式將結合附圖進行說明。

具體實施方式

本發明使用了時鐘開關PMOS和二極管連接的PMOS來克服傳統電路中的漏電和充電緩慢的問題?。如圖4?所示，PM0?由時鐘控制開關，而PM4?實現二極管連接。這兒PM4?的門極不是直接和漏極相連，而是連到結點S1。因為當時鐘低時，PM0?開通，電流通過正向連接的二極管PM4?對節點S1和電容充電直到電壓Vcc?-?Vthp；?當時鐘由低到高時，節點S1?的電壓水平跳到Vcc-Vthp+Vin；即使比電源電壓高由于PM4?成為一個反向偏置的二極管所以無電流流向電源。另外由于門電壓變高也關斷了PM0，這進一步幫助隔離了從S1向電源充電的通道。這樣使得取樣控制的門電壓不會隨意衰減。

節點S1?并不是直接連接到取樣的門極，而是通過時鐘控制的開關來導通。到時鐘電壓低時，門極直接連通到地；而時鐘電壓高時，門極則接通S1?節點。