[發(fā)明專利]一種電能監(jiān)測(cè)DSP控制系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 201310223291.6
• 申請(qǐng)日: 2013-08-08
• 公開(kāi)（公告）號(hào): CN103439590B
• 公開(kāi)（公告）日: 2017-02-08
• 發(fā)明（設(shè)計(jì)）人: 林峰平;丁建義;梁?jiǎn)?quán);陳宜彬;董金發(fā);葛慶光;徐進(jìn);喬冠梁
• 申請(qǐng)（專利權(quán)）人: 深圳市康必達(dá)中創(chuàng)科技有限公司
• 主分類號(hào): G01R31/00
• 分類號(hào): G01R31/00
• 代理公司: 深圳市恒申知識(shí)產(chǎn)權(quán)事務(wù)所(普通合伙)44312
• 代理人: 陳健

1.一種電能監(jiān)測(cè)DSP控制系統(tǒng)，其特征在于：該系統(tǒng)包括硬件接口與底層驅(qū)動(dòng)、DSP控制架構(gòu)、實(shí)時(shí)測(cè)量設(shè)計(jì)、數(shù)據(jù)通訊和系統(tǒng)糾錯(cuò)處理，所述DSP軟件架構(gòu)包括初始化模塊(在main()函數(shù)中進(jìn)行初始化，即DSP/BIOS內(nèi)核啟動(dòng)之前完成初始化)、AD采樣模塊、雙口RAM模塊、實(shí)時(shí)監(jiān)測(cè)模塊、閃變測(cè)量模塊、驟升驟降中斷監(jiān)測(cè)模塊、暫態(tài)捕捉模塊、高速記錄模塊和波形記錄模塊；?

DSP系統(tǒng)架構(gòu)中用到三個(gè)硬件中斷，即兩個(gè)AD采樣EOC信號(hào)經(jīng)EMDA觸發(fā)的中斷和頻率測(cè)量中斷，設(shè)定AD的中斷優(yōu)先級(jí)小于頻率測(cè)量中斷，AD采樣是通過(guò)EDMA實(shí)現(xiàn)PING-PONG方式采樣，即每半周波觸發(fā)一次CPU中斷，使得AD采樣與DSP處理單元并行工作；?

DSP/BIOS支持16個(gè)硬件中斷優(yōu)先級(jí)，E80的DSP使用了一個(gè)軟件中斷，即相對(duì)時(shí)間調(diào)度中斷，其由AD采樣硬件中斷觸發(fā)，軟件中斷任務(wù)是搶斷式的，即高優(yōu)先級(jí)的任務(wù)可以搶斷低優(yōu)先級(jí)的任務(wù)，而硬件中斷不可搶斷，所以硬件中斷和軟件中斷需要成對(duì)出現(xiàn)的。?

2.根據(jù)權(quán)利要求1所述的能監(jiān)測(cè)DSP控制系統(tǒng)，其特征在于：所述實(shí)時(shí)測(cè)量還包括時(shí)間基準(zhǔn)采樣和頻率偏差，UNIX時(shí)間+毫秒范圍2000.00.0000:00:00到2099.12.31：23.59.59)，PPC實(shí)時(shí)更新時(shí)間，并將時(shí)間(UNIX時(shí)間+毫秒)放到雙口RAM中，供DSP讀取；?

頻率計(jì)算，輸入量為三相電壓信號(hào)，輸出系統(tǒng)頻率、AD采樣控制信號(hào)，通過(guò)將三相電壓信號(hào)引入FPGA進(jìn)行處理，讓其輸出一路的方波和N次方(N＝單周波采樣點(diǎn)數(shù))倍頻率的方波，過(guò)零檢測(cè)環(huán)節(jié)將三相電壓正弦信號(hào)轉(zhuǎn)換為同相位的方波，F(xiàn)PGA將三相方波信號(hào)通過(guò)邏輯或的方式轉(zhuǎn)換為同頻率的一路方波，將方波信號(hào)引入GPIO(GP2P12)觸發(fā)中斷，并控制定時(shí)器的計(jì)數(shù)，實(shí)現(xiàn)頻率的測(cè)?量；?

采樣控制，F(xiàn)PGA輸出頻率為邏輯或輸出方波頻率的1024倍頻的方波，將所輸出方波引入ADC芯片的HOLDX管教，控制AD轉(zhuǎn)換的起始時(shí)刻，實(shí)現(xiàn)同步采樣，通過(guò)絕對(duì)時(shí)間線程，判斷是否到1s、3s、10s和可設(shè)置的實(shí)時(shí)時(shí)間進(jìn)行標(biāo)記，并啟動(dòng)計(jì)算流程，計(jì)算流程根據(jù)計(jì)算標(biāo)記啟動(dòng)相應(yīng)時(shí)間間隔的計(jì)算，每次時(shí)間間隔的計(jì)算都將由DSP計(jì)算出來(lái)的采樣間隔結(jié)果傳給FPGA，如果FPGA計(jì)算出來(lái)的采樣間隔與DSP計(jì)算有偏差，則以DSP的計(jì)算結(jié)果為準(zhǔn)。?

3.根據(jù)權(quán)利要求1所述的能監(jiān)測(cè)DSP控制系統(tǒng)，其特征在于：所述實(shí)時(shí)測(cè)量設(shè)計(jì)包括的諧波、間諧波監(jiān)測(cè)，輸入量為10個(gè)周波采樣值，輸出量為5Hz分辨率分量的向量，通過(guò)子組算法計(jì)算為基波向量、間諧波向量、諧波畸變率、諧波向量、諧波畸變率、諧波相角等；?

間諧波的計(jì)算采用素因子算法，10周波的5120個(gè)采樣點(diǎn)經(jīng)過(guò)5次1024點(diǎn)的FFT和1024次的5點(diǎn)FFT，再經(jīng)CRT映射得到間諧波計(jì)算的實(shí)部和虛部的結(jié)果，綜合統(tǒng)計(jì)主要包括基波向量的提取，間諧波向量和畸變率的計(jì)算，諧波向量、相角和畸變率的計(jì)算；?

1024點(diǎn)的FFT采用DSP6747的FFT算法庫(kù)函數(shù)，5點(diǎn)FFT采用5點(diǎn)的WFTA計(jì)算公式，電流諧波和間諧波的計(jì)算方法與電壓相同。(間)諧波結(jié)果統(tǒng)計(jì)采用子組算法間諧波的測(cè)量可以在3s測(cè)量基礎(chǔ)上，綜合出3min、10min或2h的測(cè)量值，綜合方法是取所選時(shí)間間隔內(nèi)的3s測(cè)量值的均方根，即：?

4.根據(jù)權(quán)利要求1所述的能監(jiān)測(cè)DSP控制系統(tǒng)，其特征在于：所述實(shí)時(shí)測(cè)量設(shè)計(jì)包含電壓偏差和電壓波動(dòng)，電壓偏差輸入量為10cycle電壓?RMS，輸出量為電壓偏差Uminus、Uplus，電壓偏差為電壓RMS偏離標(biāo)稱電壓的幅度占標(biāo)稱電壓的百分比，包括電壓正偏差Uminus和電壓負(fù)偏差Uplus，正負(fù)電壓偏差都取絕對(duì)值結(jié)果，其輸出包括相電壓和線電壓的偏差，所以電壓偏差的輸出數(shù)據(jù)個(gè)數(shù)取決于接線方式；?

電壓波動(dòng)計(jì)算，電壓波動(dòng)值為電壓均方根值的兩個(gè)極值U_max和U_minUmin之差ΔU，常以額定電壓U_nom的百分?jǐn)?shù)表示其相對(duì)百分值，即，?

輸入量為半周波的RMS，輸出量為波動(dòng)最大值、最小值和平均值。?