[發明專利]通信系統及通信方法

有效

• 申請號: 201310222405.5
• 申請日: 2013-06-05
• 公開（公告）號: CN103383636A
• 公開（公告）日: 2013-11-06
• 發明（設計）人: 秦品智
• 申請（專利權）人: 上海斐訊數據通信技術有限公司
• 主分類號: G06F3/14
• 分類號: G06F3/14
• 代理公司: 上海智信專利代理有限公司 31002
• 代理人: 胡美強;王聰

技術領域

本發明涉及一種通信系統及通信方法，特別是涉及一種MIPS架構的CPU與GPON芯片的CPU之間的通信方法以及一種使用所述通信方法的通信系統。

背景技術

在GPON（千兆無源光網絡）系統中，OLT（光線路終端）設備的處理器的CPU（中央處理器）需要與GPON芯片內的雙CPU進行通信，其通信一般通過LOCAL?BUS總線（又稱CPU總線，一種芯片自定義的本地總線）來實現的。然而，LOCAL?BUS總線通信時GPON芯片內的雙CPU對于片選、讀寫以及數據的時序的要求是非常嚴格的。開始讀操作的時候時序需要滿足先片選再讀寫再給出地址最后給出數據，結束時，時序依次為片選結束、讀寫結束以及給出地址、數據結束。而寫操作時時序需要滿足先片選在傳輸地址數據最后寫使能，結束時，時序依次為片選結束、地址數據停止傳輸以及寫使能關閉。同時，需要保證處理器的CPU與GPON芯片內的雙CPU的時序必須要保持一致，從而才能夠進行正常通信，而現有技術中MIPS架構（一種采取精簡指令集（RISC）的處理器結構）的CPU是無法與GPON芯片內的雙CPU進行正常通信的。

發明內容

本發明要解決的技術問題是為了克服現有技術中GPON系統中MIPS架構的CPU無法與GPON芯片內的雙CPU進行正常通信的缺陷，提供一種能夠使得MIPS架構的CPU與GPON芯片的CPU之間進行正常通信的通信方法以及一種使用所述通信方法的通信系統。

本發明是通過下述技術方案來解決上述技術問題的：

本發明提供了一種MIPS架構的CPU與GPON芯片的CPU的通信方法，其特點在于，所述通信方法包括以下步驟：

S₁、對所述MIPS架構的CPU的地址信號進行倒序；

S₂、對所述MIPS架構的CPU的控制信號、數據信號及地址信號分別以使得所述MIPS架構的CPU的時序與所述GPON芯片的CPU的時序相匹配的延時時間進行延時；

S₃、將延時后的所述MIPS架構的CPU的控制信號、數據信號及地址信號分別發送至所述GPON芯片的CPU。

在現有技術中，MIPS架構的CPU是無法與GPON芯片的CPU進行正常通信的，其主要問題在于：MIPS架構的CPU發出的地址信號的地址線與GPON芯片的CPU接收地址信號的地址線剛好是相反的，導致無法正常接收到地址信號；并且，MIPS架構的CPU的時序與GPON芯片的CPU的時序也是不一致的，從而導致二者無法正常通信。

而通過本發明的通信方法就能夠解決上述的問題，其中，在步驟S₁中通過對所述MIPS架構的CPU的地址信號進行倒序，使得所述MIPS架構的CPU的最高位的地址線與所述GPON芯片的CPU的最低地址位相連接，而最低位的地址線與所述GPON芯片的CPU的最高地址位相連接，其他的也依次進行連接。從而就能夠使得所述GPON芯片的CPU能夠正常接收到所述MIPS架構的CPU發出的地址信號。

并且，在步驟S₂中通過分別以一定的延時時間對所述MIPS架構的CPU的控制信號、數據信號以及地址信號進行延時，并通過步驟S₃將延時后的信號發送至所述GPON芯片的CPU中，從而就使得所述MIPS架構的CPU與所述GPON芯片的CPU的時序保持一致。而對所述控制信號、數據信號及地址信號進行延時的延時時間可能各有不同，也可能是相同的，具體需要視實際情況而定。

這樣，通過本發明的通信方法就能夠克服現有技術中存在的問題，進而就能夠實現MIPS架構的CPU與GPON芯片的CPU之間的正常通信，從而就擴展了GPON系統中GPON芯片對處理器設備的可選性。

較佳地，所述通信方法還用于所述MIPS架構的CPU與兩個GPON芯片的CPU之間的通信，所述通信方法在步驟S₁和S₂之間還包括一步驟S₁₁：將所述MIPS架構的CPU發出的片選信號劃分為一第一片選信號及一第二片選信號，并對所述第二片選信號進行延時，將所述第一片選信號發送至一個GPON芯片的CPU，并將延時后的所述第二片選信號發送至另一個GPON芯片的CPU；

步驟S₃中還將延時后的所述MIPS架構的CPU的控制信號、數據信號及地址信號分別發送至所述兩個GPON芯片的CPU。