[發明專利]半導體器件及其形成方法有效
| 申請號: | 201310222193.0 | 申請日: | 2013-06-05 |
| 公開(公告)號: | CN104217992B | 公開(公告)日: | 2017-03-01 |
| 發明(設計)人: | 三重野文健 | 申請(專利權)人: | 中芯國際集成電路制造(上海)有限公司 |
| 主分類號: | H01L21/768 | 分類號: | H01L21/768;H01L21/28;H01L29/41 |
| 代理公司: | 北京集佳知識產權代理有限公司11227 | 代理人: | 駱蘇華 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體器件 及其 形成 方法 | ||
技術領域
本發明涉及半導體制造技術領域,尤其涉及一種半導體器件及其形成方法。
背景技術
隨著超大規模集成電路(ULSI,Ultra?Large?Scale?Integration)的飛速發展,元件的特征尺寸(Feature?Size)不斷變小,密度不斷增大,集成電路制造工藝變得越來越復雜和精細,對各步工藝,尤其是光刻工藝,提出了更高的要求。在此情況下,自對準技術因其可以降低對光刻精度的要求,進而減少形成晶體管所需要的面積而受到廣泛的關注。如,在半導體工藝制造中,常利用一種自對準接觸(SAC,self?alignment?contact)技術形成多晶硅自對準插塞。
所謂插塞是為了實現硅片上多層電路間的電連接而制作的。通常在半導體工藝制作中,金屬因其熔點較低、難以形成良好的圖形,一般只用于形成傳輸大電流的互連,如電源線和地線等;而摻雜多晶硅層因具有高的熔點且易于形成良好的圖形,常被用于半導體器件間的局部互連,如DRAM器件的位線等。因此,在半導體器件制作過程中,常需要進行多晶硅插塞的制作,目前,該種插塞通常是利用SAC方法形成。
現有技術的半導體器件的形成方法中,為滿足實際工業需求,有的晶體管的源極、漏極以及柵極均分別與上述插塞相連,然而,有的晶體管只需分別將其源極和漏極與插塞相連,而無需將其柵極與插塞連接。然而,現有技術的上述半導體器件的性能并不理想。如何提高上述半導體器件的性能,成為亟需解決的技術問題。更多關于半導體器件的形成方法,請參考公開號為“US20060223302A1”的美國專利。
發明內容
本發明解決的問題是提供一種性能優越的半導體器件及其形成方法。
為解決上述問題,本發明提供了一種半導體器件的形成方法,包括:
提供半導體襯底,所述半導體襯底表面形成有層間介質層、包括金屬柵電極層的柵極結構和位于所述柵極結構兩側的側墻,其中所述柵極結構、側墻位于所述層間介質層內并與層間介質層表面齊平,所述柵極結構兩側的半導體襯底內形成有源區和漏區;去除柵極結構中部分厚度的金屬柵電極層,形成開口;形成覆蓋所述開口底部、但暴露出開口側壁的過渡金屬層;形成覆蓋所述過渡金屬層表面、并與所述層間介質層表面齊平的蓋帽層;形成蓋帽層后形成貫穿所述層間介質層厚度,并分別與源區和漏區電連接的導電插塞。
可選地,所述過渡金屬層的形成步驟包括:采用側壁沉積速率小于底部沉積速率的工藝形成覆蓋所述開口底部和側壁的過渡金屬薄膜,其中,位于所述開口側壁的部分過渡金屬薄膜的厚度小于位于開口底部的部分過渡金屬薄膜的厚度;采用濕法刻蝕工藝去除位于開口側壁的部分過渡金屬薄膜。
可選地,所述側壁沉積速率小于底部沉積速率的工藝為濺射工藝。
可選地,所述濕法刻蝕工藝采用的化學試劑為NH4OH-H2O2-H2O的混合液,三者的體積比為(1:1:5)-(1:2:7)。
可選地,所述濕法刻蝕工藝采用的化學試劑為質量分數為10%-40%的過氧化氫溶液、質量分數為0.1%-15%的有機酸式鹽,質量分數為0.1%-0.5%的氨水、含羧基的酸式鹽、或檸檬酸式鹽。
可選地,所述濕法刻蝕的溫度為30攝氏度-60攝氏度。
可選地,所述濕法刻蝕工藝采用的化學試劑為質量分數為2%-20%的硝酸、質量分數為2%-20%含羧基的酸以及水的混合物。
可選地,所述濕法刻蝕的溫度為10攝氏度-60攝氏度。
可選地,所述含羧基的酸為檸檬酸、酒石酸、蘋果酸或乙二酸。
可選地,所述濕法刻蝕采用的試劑為體積分數為1%-5%的過氧化氫、以及硝酸鐵和丙二酸溶液。
可選地,所述濕法刻蝕的溫度小于100攝氏度。
可選地,所述過渡金屬層的材料為鈦、鎢化鈦或鉭。
可選地,所述去除柵極結構中部分厚度的金屬柵電極層的工藝為各向異性的干法刻蝕工藝或各向異性的濕法刻蝕工藝。
可選地,所述蓋帽層的材料為氮化硅、氮化鈦、氮氧化硅或氧化硅。
可選地,所述導電插塞采用自對準接觸技術形成。
可選地,所述導電插塞的形成步驟包括:形成蓋帽層后,刻蝕柵極結構和側墻兩側的部分層間介質層,形成暴露所述源區和漏區的接觸孔;向所述接觸孔內填充滿導電材料,形成所述接觸孔和層間介質層的導電薄膜;平坦化所述導電薄膜,形成與所述層間介質層表面齊平的導電插塞。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造(上海)有限公司,未經中芯國際集成電路制造(上海)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310222193.0/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:車體后部結構
- 下一篇:新能源客車用后段式車架
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導體或固體器件或其部件的方法或設備
H01L21-02 .半導體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導體或電固體器件的裝置;專門適合于在半導體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內或其上形成的多個固態組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





