[發(fā)明專利]雙極晶體管、半導(dǎo)體器件和雙極晶體管的形成方法

有效

• 申請?zhí)枺?/td>: 201310222181.8
• 申請日: 2013-06-05
• 公開（公告）號: CN104217945B
• 公開（公告）日: 2017-05-17
• 發(fā)明（設(shè)計）人: 李勇
• 申請（專利權(quán)）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/331
• 分類號: H01L21/331;H01L29/73;H01L29/08;H01L29/10;H01L27/06
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司11227
• 代理人: 駱蘇華

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種雙極晶體管、半導(dǎo)體器件和雙極晶體管的形成方法。

背景技術(shù)

在半導(dǎo)體技術(shù)領(lǐng)域中，雙極晶體管特別適用于處理射頻（RF）域的信號，尤其是在處理高頻信號方面具有較廣泛應(yīng)用。

雙極晶體管有兩種基本結(jié)構(gòu)：NPN型和PNP型，由兩個背靠背的PN結(jié)組成。以NPN為例，現(xiàn)有技術(shù)公開了一種NPN型雙極晶體管結(jié)構(gòu)，具體參照圖1，該雙極晶體管包括：P型半導(dǎo)體襯底100；位于半導(dǎo)體襯底中的第一N阱區(qū)101；被第一N阱區(qū)101包圍并位于襯底100中的P阱區(qū)102；被P阱區(qū)102包圍并位于襯底100中的第二N阱區(qū)103。其中，P阱區(qū)102作為NPN型雙極晶體管的基區(qū)，P阱區(qū)102兩側(cè)的第一N阱區(qū)101和第二N阱區(qū)103分別作為NPN型晶體管的發(fā)射區(qū)和集電區(qū)，發(fā)射區(qū)和基區(qū)之間可以形成發(fā)射PN結(jié)，而集電區(qū)和基區(qū)之間可以形成集電PN結(jié)。

在現(xiàn)有技術(shù)中，普遍利用CMOS晶體管制造工藝來制造雙極晶體管，其中很大一部分原因是CMOS晶體管制造工藝簡單、成本低，而單純的雙極晶體管制造工藝的成本較高。隨著集成電路集成度越來越高，未來的半導(dǎo)體器件特征尺寸越來越小，傳統(tǒng)的CMOS晶體管制造工藝面臨巨大挑戰(zhàn)，利用傳統(tǒng)CMOS晶體管制造工藝制造雙極晶體管的工藝也遇到障礙。在現(xiàn)有技術(shù)中，業(yè)界普遍認(rèn)為具有全包圍柵極（Gate-All-Around，GAA）納米線的場效應(yīng)晶體管（FET）被認(rèn)為是應(yīng)對該挑戰(zhàn)最有希望的半導(dǎo)體器件之一。具有全包圍柵極納米線的晶體管制造工藝是基于SOI襯底制造工藝，制造工藝簡單且與傳統(tǒng)平面CMOS技術(shù)兼容性好，得到業(yè)界的普遍認(rèn)可。

但是，在現(xiàn)有技術(shù)中，還不存在利用具有全包圍柵極納米線的晶體管制造工藝制造雙極晶體管的技術(shù)。

發(fā)明內(nèi)容

本發(fā)明解決的問題是，在現(xiàn)有技術(shù)中，還不存在利用具有全包圍柵極納米線的晶體管制造工藝制造雙極晶體管的技術(shù)。

為解決上述問題，本發(fā)明提供一種雙極晶體管的形成方法，包括：

提供襯底，在所述襯底上形成有絕緣層、位于所述絕緣層上的納米線，定義所述納米線兩端之間的部分長度納米線為中區(qū)；

去除所述中區(qū)下部分厚度的絕緣層形成鏤空區(qū)；

在形成所述鏤空區(qū)后，對所述納米線進行第一類型雜質(zhì)摻雜，形成集電區(qū)；

在所述中區(qū)表面形成環(huán)繞所述集電區(qū)的基區(qū)，在所述基區(qū)中摻雜有第二類型雜質(zhì)，所述第二類型雜質(zhì)的類型與第一類型雜質(zhì)的類型相反；

在部分長度基區(qū)表面形成環(huán)繞基區(qū)的發(fā)射區(qū)，在所述發(fā)射區(qū)中摻雜有第一類型雜質(zhì)。

可選地，所述去除中區(qū)下部分厚度的絕緣層的方法為：使用濕法刻蝕法，刻蝕去除所述中區(qū)下部分厚度的絕緣層。

可選地，在去除所述中區(qū)下部分厚度的絕緣層形成鏤空區(qū)之前，還包括：去除未被所述納米線覆蓋的部分厚度絕緣層。

可選地，所述去除未被所述納米線覆蓋的部分厚度絕緣層的方法為各向異性濕法刻蝕法。

可選地，所述對納米線進行第一類型雜質(zhì)摻雜的方法包括：

形成圖形化的掩模層，所述圖形化的掩模層定義納米線的位置；

以所述圖形化的掩模層為掩模，對所述納米線進行第一類型雜質(zhì)的離子注入；

去除圖形化的掩模層。

可選地，所述在中區(qū)表面形成環(huán)繞所述集電區(qū)的基區(qū)的方法包括：

熱氧化所述納米線，形成包圍納米線的第一氧化硅層；

圖形化所述第一氧化硅層，去除包圍所述中區(qū)的第一氧化硅層；

以剩余第一氧化硅層為阻擋層，在所述中區(qū)表面外延生長第一半導(dǎo)體材料，在外延生長第二半導(dǎo)體材料時還原位摻雜第二類型雜質(zhì)。

可選地，所述在部分長度基區(qū)表面形成環(huán)繞基區(qū)的發(fā)射區(qū)的方法，包括：

熱氧化全部基區(qū)，形成包圍全部基區(qū)、剩余第一氧化硅層的第二氧化硅層；

圖形化所述第二氧化硅層，去除所述部分長度基區(qū)表面的第二氧化硅層；

以剩余第二氧化硅層為阻擋層，在所述部分長度基區(qū)表面外延生長第二半導(dǎo)體材料，在外延生長第二半導(dǎo)體材料過程中原位摻雜第一類型雜質(zhì)。

可選地，所述第一類型雜質(zhì)為P型離子，第二類型雜質(zhì)為N型離子；或者，所述第一類型雜質(zhì)為N型離子，第二類型雜質(zhì)為P型離子。

可選地，所述襯底為絕緣體上硅襯底，所述絕緣體上硅襯底包括底部硅層、位于所述底部硅層上的絕緣層和位于所述絕緣層上的頂部硅層；